[发明专利]高压隔离环

说明书

本发明公开了一种高压隔离环，高压隔离环包括由第一导电类型第一外延层组成的第一环形结构，第一环形结构所围区域内形成有高压电路，还包括由LDMOS组成的电平转换电路和由第二导电类型的环形掺杂区组成的第二环形结构；电平转换电路的漂移区由部分第一外延层组成，体区由形成于第一环形结构外，源区形成在体区中以及漏区形成在漂移区中且靠近第一环形结构的内侧边缘处；第二环形结构的俯视面结构包括一条底边和两条侧边，在侧边的靠近体区的第二侧两侧的第一外延层中形成有第一导电类型的掺杂区域段，能增加侧边的第二侧附近区域的耗尽，用以抵消侧边两侧的第一外延层的电压从漏到源逐渐减小所产生的影响。本发明能提高器件的耐压能力。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种高压隔离环。

背景技术

在桥式电路中，上桥(highside)BCD结构中会采用高压隔离环，BCD是双极型器件、CMOS器件和DMOS器件的集成工艺。如图1所示，是现有高压隔离环的俯视结构图；如图2所示，是图1中电平转换电路(Level Shift)处的剖面结构图；现有高压隔离环包括由形成于第二导电类型的半导体衬底201表面的第一导电类型的第一外延层1组成的第一环形结构1。通常，所述半导体衬底201为硅衬底，第一导电类型为N型，第二导电类型为P型。

所述第一环形结构1所围绕的区域内形成有高压电路3，所述第一环形结构1所围绕的区域外形成有低压电路2，所述高压电路3的耐压为600V以上，所述低压电路2的耐压低于所述高压电路3的耐压。

所述高压隔离环中还包括由LDMOS组成的电平转换电路101，所述电平转换电路101的漂移区4由部分所述第一环形结构1的所述第一外延层1组成，所述电平转换电路101的体区5由形成于所述第一环形结构1外的第二导电类型的第一阱区组成，所述电平转换电路101的体区5和漂移区4横向接触，所述电平转换电路101的源区7形成在体区5中以及所述电平转换电路101的漏区6形成在漂移区4中，所述电平转换电路101的漏区6形成在漂移区4的靠近所述第一环形结构1的内侧边缘处。

所述高压隔离环还包括由第二导电类型的环形掺杂区组成的第二环形结构8，所述第二环形结构8环绕在所述电平转换电路101的漂移区4周侧；所述第二环形结构8和所述电平转换电路101的体区5形成一个闭环结构。对于第二导电类型为P型的情形，所述第二环形结构也称为p-ring。

所述第二环形结构8的俯视面结构包括一条底边和两条侧边，所述底边位于所述电平转换电路101的漏区6的内侧并用于实现所述电平转换电路101的漏区6和所述高压电路3之间的隔离，图1中为实现所述漏区6和所述高压电路3最外侧的第一导电类型重掺杂区10隔离。

现有结构中，所述第二环形结构8采用等宽度的结构，即底边和侧边的宽度都相等。

在所述第一环形结构1的周侧环绕有第二导电类型的第二阱区9，所述第一阱区和所述第二阱区9相接触并组成闭环结构。

所述电平转换电路101的漏区6的耐压比所述高压电路3的耐压低10V～30V。

如图2所示，所述第二环形结构8由第二导电类型的第一埋层81和第二导电类型的第三阱区82叠加而成，所述第一埋层81形成在所述半导体衬底201表面并延伸到所述第一外延层1中，所述第三阱区82形成在所述第一埋层81顶部。

在所述第二环形结构8的顶部形成有场氧层12。

在所述电平转换电路101的漏区6和体区5之间的漂移区4的表面顶部形成有所述场氧层12。所述高压电路3中也形成有所述场氧层12。

所述场氧层12为局部场氧层(LOCOS)12。

在所述电平转换电路101的体区5顶部形成有栅介质层如栅氧化层和多晶硅栅13叠加而成的栅极结构，所述多晶硅栅13还延伸到所述电平转换电路101的漂移区4的表面顶部的所述场氧层12上，被所述多晶硅栅13所覆盖的所述体区5表面用于形成沟道。