[发明专利]半导体器件

说明书

本公开的实施例涉及一种半导体器件，包括：被提供在由晶面(100)构成的半导体衬底的主表面中的单元区域；嵌入半导体衬底中的场绝缘膜；以及围绕单元区域的环形p型阱区域。p型阱区域包括在<010>方向上延伸的第一区域、在<001>方向上延伸的第二区域、以及连接第一区域和第二区域并且在平面图中具有弧形形状的第三区域。在平面图中，场绝缘膜具有被提供在p型阱区域中并且沿着p型阱区域延伸的开口。开口包括在第一区域中在<010>方向上延伸的第一开口和在第二区域中在<001>方向上延伸的第二开口，并且第一开口和第二开口在第三区域中彼此分开。

相关申请的交叉引用

本申请要求于2018年4月18日提交的日本专利申请No.2018-080189的优先权，其内容通过引用并入本申请。

技术领域

本发明涉及一种半导体器件，并且可以适用于例如具有功率晶体管的半导体器件。

背景技术

具有功率晶体管的半导体器件包括其中形成有多个功率晶体管的单元区域和围绕单元区域的外围区域(终止区域)。

功率晶体管的示例包括例如具有沟槽栅极的功率MISFET和具有沟槽栅极的IGBT。然后，作为外围区域的结构，场限制环、场板等是已知的。

日本专利申请公开No.2005-19734(专利文献1)描述了一种半导体器件，包括：由形成在半导体衬底中的p型半导体区域构成的场限制环11；以及由与场限制环11连接的布线构成的场板24。然后，场板24形成在形成在半导体衬底上的场绝缘膜3A上和覆盖场绝缘膜3A的绝缘膜14上，并且通过被提供在绝缘膜14中的接触沟槽17连接到场限制环11。

发明内容

在上述专利文献1中，在接触沟槽中，存在与场绝缘膜和绝缘膜的膜厚度相当的阶梯差(step difference)，并且该阶梯差成为抑制半导体器件的小型化的原因。因此，本申请的发明人使用浅沟槽隔离(STI)技术等检查了半导体器件的小型化。然而，作为检查的结果，发现在使用STI技术的情况下出现了半导体器件的击穿电压降低的新问题。即，在具有功率晶体管的半导体器件中期望改进击穿电压。

根据说明书中的描述和附图，其他问题和新颖特征将很清楚。

根据实施例，一种半导体器件包括：半导体衬底，由硅制成并且包括由(100)晶面构成的主表面和第一导电类型的第一半导体区域；被提供在主表面中的元件形成区域；具有上表面和底表面的场绝缘膜，底表面位于半导体衬底内，并且上表面从半导体衬底的主表面暴露；以及第二导电类型的阱区域，具有封闭环形形状以便围绕元件形成在平面图中的区域，阱区域被提供在第一半导体区域中从而阱区域的端部部分终止于场绝缘膜的底表面上。然后，在平面图中，阱区域包括在<010>方向上延伸的第一区域、在<001>方向上延伸的第二区域、以及将第一区域和第二区域彼此连接并且在平面图中具有弧形形状的第三区域。此外，在平面图中，场绝缘膜具有被提供在阱区域中并且沿着阱区域延伸的开口，该开口包括在第一区域中在<010>方向上延伸的第一开口和在第二区域中在<001>方向上延伸的第二开口，并且第一开口和第二开口在第三区域中彼此分开。

根据一个实施例，可以增强半导体器件的击穿电压。

附图说明

图1是根据第一实施例的半导体器件的平面透视图；

图2是根据检查示例的半导体器件的主要部分的平面图；

图3是沿着图2的B-B'线得到的主要部分的截面图；

图4是示出检查示例的问题的图；

图5是根据第一实施例的半导体器件的主要部分的平面图；