[发明专利]一种互连线及其形成方法

说明书

本发明提供一种互连线及其形成方法，包括以下步骤：提供基底，在基底上形成第一通孔，在第一通孔内填充钌；在至少一个第一通孔的一侧形成第二通孔，第二通孔和第一通孔连通，且第二通孔内填充铜。具体的，在第二通孔内填充铜形成铜金属线，在第一通孔内填充钌形成钌金属线。第一基底上形成的钌金属互连线与第二基底上形成的铜金属线形成复合金属互连线。在本发明中，钌的电阻率较低，而且钌的抗氧化性较强，可抑制铜发生电迁移的几率，避免铜导线的电阻增大，影响互连线的性能。并且，采用钌与铜形成的互连线结构，不用再额外设置防扩散层，同时可以减小半导体器件的尺寸。

技术领域

本发明涉及半导体技术领域，特别涉及一种互连线及其形成方法。

背景技术

随着芯片制成的缩小，所采用的互连导线越来越细。然而，当互连导线的横截面减小时，互连导线的电阻则会增大，这将导致信号延迟增加。比如，当互连导线从45nm减小到22nm时，产生信号延迟的几率增加7％，互连导线从22减小到10nm时，产生信号延迟的几率增加22％，所以急需开发新的导线材料或者互连导线的制造工艺，来解决这个问题。

目前，通常采用铜作为互连工艺的导电材料，而传统的铜互连技术有以下问题：铜容易电迁移，因为铜的电化学活性比较强，容易发生电腐蚀，从而影响材料稳定性。为了防止通扩散，如图1a-1h所示，往往在衬底100内的导线填充沟槽111内都会先沉积一层防扩散层112，来抑制铜氧化，防止铜发生电迁移，避免铜导线的电阻增大。然而，防扩散层112具有一定的厚度和电阻，也会提高芯片的电阻，影响芯片的性能，还影响芯片的尺寸大小。

另外，如图1a-1h所示，为了抑制铜的电迁移，目前常用的另一种方法是在铜互连工艺中，在铜仔晶层113沉积过程中掺杂其他金属，例如铝掺杂或锰掺杂等，在退火过程中杂质会在介电层和铜的界面形成杂质氧化物，这种杂质氧化物会阻止铜的电迁移，进而改善芯片的可靠性。然而，由于铜仔晶层113本身是铜导线的一部分，对其进行掺杂必然会增加铜导线的电阻。

因此，需要一种制作互连线的新材料或工艺，解决现有技术中采用铜或者掺杂其他金属的铜来制作互连线时，铜会发生电迁移，使得铜导线的电阻增大，影响互连线的性能的问题。

发明内容

本发明的目的在于解决现有技术中，采用铜或者掺杂其他金属的铜来制作互连线时，铜会发生电迁移，使得铜导线的电阻增大，影响互连线的性能的问题。

本发明提供一种互连线及其形成方法，包括以下步骤：提供基底，在基底上形成第一通孔，在第一通孔内填充钌；在至少一个第一通孔的一侧形成第二通孔，第二通孔和第一通孔连通，且第二通孔内填充铜。

采用上述技术方案，铜和钌形成复合互连金属线。钌的电阻率较低，而且钌的抗氧化性较强，可抑制铜发生电迁移的几率，避免铜导线的电阻增大，影响互连线的性能。并且，采用该材料制成的互连结构，不用再设置防扩散层，同时可以减小芯片的尺寸。

进一步地，在第一通孔的宽度延伸方向上，第二通孔的宽度大于第一通孔的宽度。

采用上述技术方案，第二通孔的宽度大于第一通孔，第一通孔内填充钌，形成钌金属线，在第二通孔内填充铜，形成插头凹槽，因此第二通孔大于第一通孔。

进一步地，在基底上，在除形成有第二通孔外的其他至少一个第一通孔的一侧形成钌延伸图案，钌延伸图案与第一通孔内的钌接触。

采用上述技术方案，在除形成有第二通孔外的其他至少一个第一通孔的一侧形成钌延伸图案，钌延伸图案与钌接触，形成钌金属互连线。

进一步地，在第一通孔的宽度延伸方向上，钌延伸图案的宽度大于第一通孔的宽度。

采用上述技术方案，钌延伸图案的宽度大于第一通孔的宽度，钌延伸图案可形成宽度较大的凹槽，以连接其他金属部件。