[发明专利]一种多重掩膜图案的形成方法及半导体器件

说明书

本发明公开了一种多重掩膜图案的形成方法，包括对多重掩膜图案布图进行分析，以确定多重掩膜图案布图中不满足掩膜图案布图的布图设计要求的热点图案；然后对热点图案进行调整，以使调整后的多重掩膜图案布图满足调整布图设计要求。相比于现有技术中在加工过程中发现有不满足多重掩膜图案布图的布图设计要求的热点图案之后，将布图返回设计厂商重新布图设计的操作方法，本方法先找出冲突，然后对冲突的热点图案进行局部处理以解决冲突，然后再将最终确定的多重掩膜图案布图用于加工，有效地减少了中间环节和周转时间，提高了工作效率。本发明还公开了一种由该方法形成的性能更好的半导体器件。

技术领域

本发明涉及半导体技术领域，特别涉及一种多重掩膜图案的形成方法及半导体器件。

背景技术

目前，集成电路生产厂商一般都是根据设计公司提供的布图文件来制造相应的集成电路产品。而布图文件通常被设计公司以一种特定的文件格式(例如图形数据流文件,GDS，Graphic Data Stream)提供给集成电路生产厂商。集成电路生产厂商从布图文件中提取相关的布图数据，形成掩膜图案布图结构，制造掩膜。

随着集成电路上半导体器件的制程节点已经发展到10nm以下的大小，对于这些尺寸较小的掩膜，掩膜图案的密度是非常大的，甚至比光刻工艺能够处理的掩膜图案密度的极限还要小。在深紫外线光刻(DUV，Deep Ultra-Violet)技术不能处理的情况下，通常会选用自对准多重图案形成，以将单个掩膜图案拆分成两个、三个甚至更多掩膜图案，再进行光刻。这样可以使掩膜图案的距离大于光刻工艺能够处理的极限，从而形成与预设设计期望相同的晶圆图案。

但是，对于某些设计，由于工艺的限制，或者掩膜图案密度非常小，它们并不能满足自对准多重图案形成的标准，因此不能进行自对准多重图案形成。这样就不能将一个掩膜分为多个掩膜。并且，当不能进行自对准多重图案形成时，操作人员需要将布图重新返回设计公司，重新设计布局。这样延长了掩膜的制造时长，增加了人工成本。

因此需要提出一种多重掩膜图案的形成方法，以解决现有技术中存在的问题。

发明内容

本发明的目的在于解决现有技术中，多重掩膜图案形成过程复杂，耗时较长的问题。本发明提供了一种多重掩膜图案的形成方法以及用这种方法制备得到的半导体器件，可加快多重掩膜图案形成的速度，减少形成掩膜图案的周转耗时。

为解决上述技术问题，本发明的实施方式公开了一种多重掩膜图案的形成方法，包括：对多重掩膜图案布图进行分析，以确定多重掩膜图案布图中不满足多重掩膜图案布图的布图设计要求的热点图案；对热点图案进行调整，以使调整后的多重掩膜图案布图满足布图设计要求。

采用上述技术方案，通过确定多重掩膜图案中不满足掩膜图案布图的布图设计要求的热点图案，然后对热点图案进行调整。相比于现有技术中在加工过程中发现有不满足多重掩膜图案布图的布图设计要求的热点图案之后，将布图返回设计厂商重新布图设计的操作方法，本方法先找出冲突，然后对冲突的热点图案进行局部处理以解决冲突，然后再将最终确定的多重掩膜图案布图用于加工，有效地减少了中间环节和周转时间，提高了工作效率。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种多重掩膜图案的形成方法，布图设计要求包括：每层掩膜图案层上的相邻图案之间的距离大于等于多重掩膜图案的设计间距阈值。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种多重掩膜图案的形成方法，对多重掩膜图案布图进行分析，以确定多重掩膜图案布图中不满足多重掩膜图案布图的布图设计要求的热点图案，包括：获取每层掩膜图案层上的相邻图案之间的距离，并判断距离是否小于设计间距阈值；若是，则判定相邻图案为热点图案。