[发明专利]使用深度神经网络优化固态驱动器的性能的系统和方法

权利要求书

1.一种数据存储设备的控制器，包括：

主机接口，提供到主机计算机的接口；

闪存转换层FTL，将逻辑块地址LBA转换为与经由主机接口从主机计算机接收的输入/输出I/O请求相关联的物理块地址PBA；

闪存接口，提供到数据存储设备的闪存介质的接口，以访问存储在数据存储设备的闪存介质上的数据；以及

一个或多个深度神经网络DNN模块，用于预测主机计算机的I/O访问模式，

其中，所述主机接口向一个或多个DNN模块提供一个或多个输入向量，其中一个或多个DNN模块向FTL提供一个或多个预测输出，所述一个或多个预测输出与使用一个或多个输入向量从主机计算机接收的一个或多个过去的I/O请求以及当前I/O请求相关联，并且其中，所述一个或多个预测输出包括跟随在当前I/O请求之后的至少一个预测的I/O请求和预见到的空闲时段，并且

其中，FTL基于所述一个或多个预测输出来确定预取存储在闪存介质中的与至少一个预测的I/O请求相关联的数据或在预见到的空闲时段中执行闪存介质的后台操作，并且

其中，所述一个或多个输入向量包括LBA。

2.如权利要求1所述的控制器，其中，FTL基于与至少一个预测的I/O请求相关联的数据的大小来延后后台操作。

3.如权利要求1所述的控制器，其中，所述一个或多个DNN模块包括存储基于当前I/O请求的多个预测输出的预测表。

4.如权利要求1所述的控制器，还包括预测误差估计器，被配置为向一个或多个DNN模块提供预测误差，以执行训练或学习与一个或多个过去的I/O请求、当前I/O请求、以及至少一个预测的I/O请求相关联的I/O访问模式。

5.如权利要求1所述的控制器，其中，FTL基于主机计算机的I/O访问模式确定时间并执行以下操作中的一个或多个：获取或更新FTL的数据结构、执行纠错、解压缩数据、解密数据、向主机计算机提供统计数据和日志、以及卸载缓存。

6.如权利要求1所述的控制器，其中，所述控制器在现场可编程门阵列FPGA、专用集成电路ASIC、或FPGA与ASIC的组合中实现。

7.如权利要求1所述的控制器，其中，所述一个或多个DNN模块采用长短期记忆LSTM网络或卷积神经网络CNN。

8.如权利要求1所述的控制器，其中，所述数据存储设备是非易失性存储器快速NVMe固态驱动器SSD或组构上NVMe SSD。

9.如权利要求1所述的控制器，其中，所述一个或多个输入向量还包括以下各项中的一个或多个：LBA的范围、主机访问的长度、主机访问的数量、命名空间ID、主机ID、命令操作码OPC、由命令操作码指示的I/O类型、流ID、NVM集ID、时间增量和/或时间戳。

10.如权利要求1所述的控制器，其中，所述一个或多个预测输出还包括LBA集群、主机访问的类型、即将发生的空闲间隙、即将发生的访问量中的一个或多个。

11.如权利要求1所述的控制器，其中，所述一个或多个DNN模块分配对缓存中存在的每个块的即将访问的概率，并且所述控制器从缓存中逐出具有最低概率的块。

12.如权利要求11所述的控制器，其中，如果缓存中的多个块具有相同的最低概率，则控制器从缓存中逐出具有最旧的时间戳的块。