[发明专利]一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置

权利要求书

1.一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于包括双口RAM模块、仲裁刷新器、第一EDAC编码器和第一EDAC解码器；所述双口RAM模块包括两套完全独立的端口，分别为第一端口和第二端口，每个端口包括数据线、地址线、读使能控制线和写使能控制线；其中，用户数据通过第一端口写入和读出双口RAM模块；仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据读取出来后再次写入双口RAM模块，从而刷新双口RAM模块；

所述数据为经过EDAC编码的数据；

第一EDAC编码器，将外部输入的原始数据进行编码，通过双口RAM模块的第一端口将编码后的数据输入至双口RAM模块；

第一EDAC解码器，将双口RAM模块第一端口输出的编码后数据进行解码和纠错处理，得到原始数据输出；

所述仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据进行相应的EDAC解码和编码后，再次写入双口RAM模块，从而刷新双口RAM模块；

所述仲裁刷新器包括写入仲裁器、刷新地址发生器、第二EDAC编码器、第二EDAC解码器；其中：

刷新地址发生器，在每个控制周期，根据写入仲裁器输出的刷新控制信号的状态，生成双口RAM模块第二端口地址线上的刷新地址，当刷新控制信号为“不刷新”时，保持双口RAM模块第二端口地址线上的刷新地址不变；当刷新控制信号为“刷新”时，更新双口RAM模块第二端口地址线上的刷新地址；

写入仲裁器，在每个控制周期，首先，控制双口RAM模块第二端口的写使能无效，待第二EDAC编码器完成编码后，判断当前时刻双口RAM模块第一端口地址线上的地址与第二端口地址线上的刷新地址是否相同，如果相同，则认为当前第一端口和第二端口地址冲突，将刷新控制信号置为“不刷新”状态；否则，将刷新控制信号置为“刷新”状态，控制双口RAM模块第二端口的写使能有效，将第二EDAC编码输出的数据写入双口RAM模块中；

第二EDAC解码器，通过双口RAM模块的第二端口读出刷新地址对应的数据，进行解码，将解码后的数据发送给EDAC编码器；

第二EDAC编码器，将收到的数据进行编码，将编码后的数据通过双口RAM模块的第二端口数据线输入至双口RAM模块。

2.根据权利要求1所述的一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于所述双口RAM模块采用FPGA内部BlockRAM存储器实现。

3.根据权利要求1所述的一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于刷新地址控制器通过将地址0到地址L-1无限循环累加的方式刷新地址，所述L为双口RAM模块的存储深度。

4.根据权利要求1所述的一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于所述双口RAM模块的数据宽度为n+k，其中n为原始数据宽度，k为EDAC编码校验位位宽。

5.根据权利要求1所述的一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于所述EDAC编码采用汉明码、BCH码对数据进行编码。

6.根据权利要求1所述的一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，其特征在于所述第二EDAC编码器的编码方式与双口RAM模块中存储的EDAC编码数据编码方式相同。