[发明专利]对电子电路内的扫描触发器进行分组和排序的系统和方法

说明书

本发明的实施例提供了一种用于对电子设备的电子电路内的多个扫描触发器进行分组和排序的计算机系统和方法。在各个实施例中，本发明的电子设计自动化(EDA)优化了电子设备的电子电路的设计、模拟、分析和验证。该电子设备包括扫描触发器，以自动测试电子电路的各种制造故障。本发明的EDA将扫描触发器统计地分组为扫描链，从而使得每个扫描链内的扫描触发器共享类似的特性、参数或属性。此后，本发明的EDA智能地布置每个扫描链内的扫描触发器的排序，以优化电子电路的功率、性能和/或面积。

技术领域

本发明的实施例总体涉及电子电路领域，更具体地，涉及对电子设备的电子电路内的多个扫描触发器进行分组和排序的计算机系统和方法。

背景技术

技术和工程方面的进步允许设计者和制造商能够为消费者提供更多的电子设备。扫描链测试表示用于检测这些电子设备的各种组合逻辑电路内的故障的设计可测试性(DFT)机制。扫描链测试涉及将多个扫描触发器分组为多个扫描链，并且将这些众多的扫描链放入待检测故障的电子设备中。在一些情况下，扫描链通常占据专用这些电子设备的基板面积(real estate)的10％到40％。

发明内容

根据本发明的一个方面，提供了一种用于对电子设备的电子电路内的多个扫描触发器进行分组和排序的计算机系统，所述计算机系统包括：存储器，存储一个或多个指令；以及处理器，被配置为执行所述一个或多个指令，所述一个或多个指令在由所述处理器执行时配置所述处理器以使得：对所述多个扫描触发器执行聚类分析，以将所述多个扫描触发器分组为多个扫描链；和对所述多个扫描链中的每个扫描链内的扫描触发器执行布线分析，以确定所述多个扫描触发器的多个布线排序。

根据本发明的另一个方面，提供了一种用于优化电子设备的电子电路内的多个扫描触发器分组为多个扫描链的计算机系统，所述计算机系统包括：存储器，存储一个或多个指令；以及处理器，配置为执行所述一个或多个指令，所述一个或多个指令在由所述处理器执行时配置所述处理器以使得：对所述多个扫描触发器之间的多个电连接的多个特征、参数或属性进行统计成本分析，以识别所述多个电连接中的非最佳电连接；从所述多个扫描触发器中识别与所述非最佳电连接相对应的扫描触发器，所识别的扫描触发器来自于中的第一组扫描触发器，所述多个扫描触发器被分组为形成所述多个扫描链中的第一扫描链；和将所识别的扫描触发器从所述第一组扫描触发器移动到所述多个扫描触发器中的第二组扫描触发器，所述多个扫描触发器被分组为形成所述多个扫描链中的第二扫描链。

根据本发明的又一个方面，提供了一种用于对电子设备的电子电路内的多个扫描触发器进行分组和排序的方法，所述方法包括：对所述多个扫描触发器执行聚类分析，以将所述多个扫描触发器分组为多个扫描链；对所述多个扫描链中的每个扫描链内的扫描触发器执行布线分析，以确定所述多个扫描触发器的多个电连接；对所述多个扫描触发器之间的所述多个电连接的多个特征、参数或属性进行统计成本分析，以识别所述多个电连接中的非最佳电连接；从所述多个扫描触发器中识别与所述非最佳电连接相对应的扫描触发器，所识别的扫描触发器来自所述多个扫描触发器中的第一组扫描触发器，所述多个扫描触发器被分组以形成所述多个扫描链中的第一扫描链；以及将所识别的扫描触发器从所述第一组扫描触发器移动到所述多个扫描触发器中的第二组扫描触发器，所述多个扫描触发器被分组为形成所述多个扫描链中的第二扫描链。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据本发明的示例性实施例的示例性设计环境的电子设计平台的框图；

图2示出根据本发明的示例性实施例的电子设计平台对扫描链内的扫描触发器进行分组和/或排序的示例性操作的流程图；

图3示出根据本发明的示例性实施例的电子设计平台在扫描链内生成扫描触发器的高级软件级描述时的示例性操作的流程图；