[发明专利]具有较低偏移和增加的速度的感测放大器

说明书

本申请案是针对具有较低偏移和增加的速度的感测放大器。描述用于使用较低偏移、较高速度感测放大器感测存储器单元的方法和设备。感测放大器可包含可配置成在放大器模式或锁存器模式中操作的放大器组件。在一些实例中，可通过启动或撤销启动所述放大器组件内部的开关组件将所述放大器组件配置成在所述放大器或锁存器模式中操作。当被配置成在所述放大器模式中操作时，可在存储器单元的读取操作期间，使用所述放大器组件将数字线预充电和/或放大从所述存储器单元接收的信号。当被配置成在所述锁存器模式中操作时，可使用所述放大器组件锁存所述存储器单元的状态。在一些情况下，所述放大器组件可使用相同内部电路中的一些将所述数字线预充电，放大所述信号和/或锁存所述状态。

交叉参考

本专利申请案主张GUO等人2018年4月19日申请的标题为“具有较低偏移和增加的速度的感测放大器(SENSE AMPLIFIER WITH LOWER OFFSET AND INCREASED SPEED)”的美国专利申请案第15/957,790号的优先权，其让渡给本受让人并且明确地以全文引用的方式并入本文中。

技术领域

本技术领域涉及具有较低偏移和增加的速度的感测放大器。

背景技术

下文大体上涉及存储器系统，且更具体来说，涉及用于感测存储器单元的具有较低偏移和较高速度的感测放大器。

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制存储器装置具有通常标示为逻辑“1”或逻辑“0”的两个逻辑状态。在其它存储器装置中，可存储大于两个逻辑状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的逻辑状态。为将信息存储于存储器装置的存储器单元中，电子装置的组件可将逻辑状态写入或编程于存储器单元中。

存在各种类型的存储器装置，包含采用磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等的那些存储器装置。存储器装置可为易失性或非易失性。例如PCM和FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)除非通过电源定期刷新，否则可能随时间丢失存储的逻辑状态。在一些情况下，非易失性存储器可使用类似装置架构作为易失性存储器，但可通过采用此等物理现象作为铁电电容或不同材料相位而具有非易失性性质。

改进存储器装置的方法可包含增加存储器单元密度，增加读取/写入速度，提高可靠性，增强数据保持，降低功率消耗或降低制造成本以及其它度量。在一些情况下，可在感测放大器中包含用于感测和锁存存储器单元的逻辑状态的各种电路组件。一些此类组件可限制存储器读取操作的速度且/或增加与感测放大器相关联的大小或功率消耗。

发明内容

描述一种方法。所述方法可包含在存储器单元的读取操作的信号产生部分期间，使所述存储器单元的铁电电容器与关联于所述存储器单元的数字线耦合以调整所述数字线上的电荷量；在所述信号产生部分期间，使放大器组件的第一输入与所述数字线耦合以放大所述数字线的电压；在所述读取操作的所述信号产生部分之后，使所述放大器组件的所述第一输入与所述数字线断开耦合。所述方法可另外包含至少部分地基于启动或撤销启动所述放大器组件中的第一开关组件，将所述放大器组件配置成在锁存器模式中操作；和在所述放大器组件在所述锁存器模式中操作的情况下，在所述放大器组件的第一输出上输出所述存储器单元的状态。