[发明专利]栅极扫描驱动电路和驱动方法、显示装置

权利要求书

1.一种栅极扫描驱动电路（10），其特征在于，包括：

输入子电路（100），用于提供输入信号；

控制子电路（200），与所述输入子电路（100）连接，用于在时钟信号控制下将输入信号拉高至第一电压，或者在时钟信号控制下将输入信号拉低至第二电压；以及

输出子电路（300），与所述控制子电路（200）连接，用于将经过所述控制子电路（200）处理的信号变为输出信号进行输出；

其中，所述控制子电路（200）包括电压调节控制子电路（210）和输出电位保持子电路（220）；

所述电压调节控制子电路（210）的一端与所述输入子电路（100）连接，用于在时钟信号控制下将输入信号拉高至第一调整电压或者拉低至第二调整电压；

所述输出电位保持子电路（220）与所述电压调节控制子电路（210）的另一端连接，用于将所述第一调整电压拉高至所述第一电压，或者用于将所述第二调整电压拉低至所述第二电压，所述输出电位保持子电路（220）包括：第一时钟信号输入端、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第一电平信号输入端；

所述第一时钟信号输入端分别与所述第六晶体管的源极和所述第八晶体管的漏极连接；所述第六晶体管的栅极与所述第八晶体管的漏极连接；所述第六晶体管的漏极分别与所述第八晶体管的栅极和所述第七晶体管的源极连接；

所述第七晶体管的栅极与所述第九晶体管的栅极连接；所述第七晶体管的漏极连接至所述第一电平信号输入端；所述第九晶体管的漏极与所述第八晶体管的源极连接；所述第九晶体管的源极连接至所述第一电平信号输入端；

所述第九晶体管的栅极与所述电压调节控制子电路（210）的第一节点（213）连接；所述第九晶体管的漏极与所述电压调节控制子电路（210）的第二节点（214）连接。

2.如权利要求1所述的栅极扫描驱动电路（10），其特征在于，所述电压调节控制子电路（210）包括：下拉控制信号子电路（211）和上拉控制信号子电路（212）；

所述下拉控制信号子电路（211）的第一端分别与所述输入子电路（100）和所述第一节点（213）连接；所述下拉控制信号子电路（211）的第二端与所述第一时钟信号输入端连接；所述下拉控制信号子电路（211）的第三端与所述第二节点（214）连接。

3.如权利要求2所述的栅极扫描驱动电路（10），其特征在于，所述输出子电路（300）包括：上拉输出子电路（310）和下拉输出子电路（320）；

所述上拉输出子电路（310）的第一端与所述第一电平信号输入端连接；所述上拉输出子电路（310）的第二端与所述第一节点（213）连接；所述上拉输出子电路（310）的第三端与第二电平信号输入端；所述上拉输出子电路（310）的第四端与输出信号端连接；

所述下拉输出子电路（320）的第一端与所述输出信号端连接；所述下拉输出子电路（320）的第二端与所述第二节点（214）连接；所述下拉输出子电路（320）的第三端与所述第二电平信号输入端连接；所述下拉输出子电路（320）的第四端与第二电平信号输入端连接；所述下拉输出子电路（320）的第五端与第二时钟信号输入端。

4.如权利要求3所述的栅极扫描驱动电路（10），其特征在于，所述上拉输出子电路（310）包括：所述第一电平信号输入端、电压信号拉高节点、所述第二电平信号输入端、第十晶体管、第一电容和第二电容；

所述第一电容的一端与所述第一电平信号输入端连接；所述第一电容的另一端与所述电压信号拉高节点连接；

所述第二电容的一端与所述电压信号拉高节点连接；所述第二电容的另一端与所述第二电平信号输入端连接；

所述第十晶体管的栅极与所述电压信号拉高节点连接；所述第十晶体管的源极与所述输出信号端连接；所述第十晶体管的漏极与所述第一电平信号输入端连接。