[发明专利]一种流水线模数转换器前台数字校准的误差提取方法

说明书

本发明提供一种流水线模数转换器前台数字校准的误差提取方法，包括：获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；当提取第i级流水级的误差信息时，将所述输入信号大小设置为：对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；根据所述流水线模数转换器的原始输出码，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取；本发明中在定量误差值时，通过基于拟合的自适应算法来前台提取流水线各级的电容失配误差，增益带宽误差和回踢误差，不需要附加电路，节约了资源，实现了误差值的精准定量，进而便于实现流水线模数转换器的数字校准。

技术领域

本发明涉及电子领域，尤其涉及一种流水线模数转换器前台数字校准的误差提取方法。

背景技术

流水线模数转换器(ADC)的架构通常由N个低分辨率的级电路级联而成，输入信号由第一级量化后，获得n₁位低分辨率的量化结果，同时输出一个放大后的余量给第二级，依次类推，每一级都产生n_i(i＝1～N)位低分辨率的量化结果，并输出余量作为下一级的输入。N个低分辨率的量化结果通过错位叠加合成最终的数字输出。级电路由subADC，MDAC组成，subADC由多个比较器组成，完成级电路的低分辨率量化功能，而MDAC又包含subDAC和OTA这两个功能模块，MDAC完成级电路中的余量放大功能。subDAC通常由电容阵列构成，由于制造偏差，电容之间存在着固有的失配，所以会引入电容失配误差，恶化ADC的线性度，必须对其进行数字修调。

目前，高速流水线ADC大多采用65nm或者28nm工艺进行设计，虽然这些工艺节点上的MOS管具有较高的特征频率，但其本征增益较低，这会对MDAC中的关键单元-跨导运算放大器(OTA)的增益设计提出巨大的挑战，而且ADC的设计需要考虑低功耗的时候，OTA的带宽设计同样变得困难，一种可行的解决方式是对增益不足和带宽不足进行数字校准，而且可以通过对多个流水线级电路同时进行校准，从而放松OTA设计的难度，降低功耗。在传统流水线ADC设计中，依赖复位开关来解决回踢误差，但需要消耗时间裕度，在追求更高速度指标的时候，回踢误差也需要进行数字校准。

但是，上述误差都需要数字校准，但是如何定量误差值是一个问题。传统的流水线ADC前台校准一般通过积分非线性误差(INL)测量来提取第一级的电容失配误差和增益带宽误差，后级不做处理。流水线ADC后台校准可以提取后级电容失配误差，增益带宽误差和回踢误差，但需要增加模拟辅助电路，以及大量数字算法处理电路。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种流水线模数转换器前台数字校准的误差提取方法，以解决上述技术问题。

本发明提供的流水线模数转换器前台数字校准的误差提取方法，包括：

获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；

当提取第i级流水级的误差信息时，将所述输入信号设置为：

其中，G_i是第i个流水线级的余量增益，FS是流水线模数转换器的满量程，P是当前误差提取的级数；

对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；

根据所述流水线模数转换器的原始输出码，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。

可选的，采集实际流水线模数转换器的输出量，并对所述实际流水线模数转换器的输出量进行拟合，获取理想流水线模数转换器的输出量，根据所述理想流水线模数转换器的输出量，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。

可选的，每个电容的电容失配通过如下公式提取：