[发明专利]基于RFSoC芯片的雷达信号预处理方法

说明书

本发明公开了一种基于RFSoC芯片的雷达信号预处理方法，主要解决现有雷达信号预处理系统开发周期长，硬件链路设计复杂，功耗大的问题。其实现步骤是：用雷达模拟回波器生成雷达模拟回波信号，并传输至RFSoC芯片的RF采样数据转换器输入端；在上位机中对RF数据转换器配置软件进行相关参数设置，实现RF采样数据转换器对雷达模拟回波信号直接RF采样；对采样后信号作下变频处理，并将下变频后的数据在RFSoC芯片的FPGA架构中进行脉冲压缩，完成雷达信号的预处理。本发明简化了雷达信号处理系统的结构，缩短开发周期，降低了雷达信号处理系统的功耗，可用于对雷达回波数据的采集和脉冲压缩。

技术领域

本发明属于数字信号处理技术领域，特别涉及一种雷达信号预处理方法，可用于对雷达回波数据的采集和脉冲压缩。

背景技术

雷达信号处理系统包括多个模块，可以控制发射信号以及对雷达回波数据进行复杂的处理，其中雷达预处理系统包括控制射频信号的输出，对雷达回波数据的ADC采集以及脉冲压缩算法的FPGA实现。

传统的雷达信号预处理系统大多为AD芯片+FPGA芯片的结构，硬件链路设计复杂，开发周期长，功耗较大，大量分立式转换器建立连接将面临很大的I/O挑战，不能满足当下雷达信号处理系统的低功耗，短开发周期等要求。其中用AD芯片采集雷达回波大多都使用基于JESD204B协议的12.5Gb/s的高速串行接口，但是这种方案存在很多问题。首先，JESD204B IP核的实现需要时间，要使用宝贵的FPGA架构，并消耗大量的功耗。其次，串行I/O功耗在更高数据速率下会显著增加，建立的串行链路在12.5Gb/s速度下也难免会发生信号失真。另外，传统的雷达信号预处理系统大多都采用称为中频采样的模拟化方案，需要将原始信号下变频到ADC支持的采样频率，下变频模拟电路需要高度专业化的设计和复杂的器件选择，相对来说不太灵活。

发明内容

本发明目的在于针对上述现有技术的不足，提出一种基于RFSoC的雷达信号预处理方法，以缩短开发周期，简化系统结构，降低雷达系统的功耗。

为达到上述目的，本发明的技术方案如下：

一种基于RFSoC芯片的雷达信号预处理方法，所述RFSoC芯片集成了RF采样数据转换器、稳定可靠的ARM级处理系统以及FPGA架构，该RF采样数据转换器子系统包括混频器、数控振荡器、抽取/插值滤波器，支持用于IQ处理的复信号，可直接对流入的RF信号采样，对采样后的信号在数字域中进行下变频处理，其特征在于，实现步骤包括：

(1)设置雷达信号的载波频率，脉冲重复频率、调频带宽、目标与雷达的垂直距离，在雷达回波模拟器中产生雷达模拟回波，并在软件MATLAB中产生雷达回波的脉冲压缩匹配函数的数据；

(2)利用RFSoC芯片对雷达模拟回波直接进行RF信号采样，生成数字数据流：

(3)将步骤(2)中采集的数据进行正交分解，分成I、Q两路信号，并分别在RFSoC芯片中的RF采样数据转换器中做数字下变频处理，再对处理后的数据进行整数M倍的抽取，以降低信号的采样频率，减少数据量；

(4)在RFSoC芯片中的FPGA架构中，根据雷达回波的波门信号，从M倍抽取数据中采集相应点数的数据，并用FIFO缓存采集后的数据，当FIFO中数据快要存满时，读出I、Q两路数据，并对这两路数据进行相应点数的FFT变换；

(5)将FFT变换后的数据与(1)中相应的脉冲压缩匹配函数数据复数相乘，再将相乘结果进行逆FFT变换，最后将I、Q两路的数据合并，得到脉冲压缩结果，完成对雷达回波数据的预处理。

本发明与现有技术相比，具有如下优点：

1.本发明采用Xilinx赛灵思公司推出的全球首款全可编程RFSoC芯片，由于该芯片采用RF级模拟技术，集成了通信级RF采样数据转换器、ARM级处理系统，以及FPGA架构，明显简化了雷达信号处理系统的结构设计。