[发明专利]TFT阵列基板及显示面板

权利要求书

1.一种TFT阵列基板，其特征在于，包括衬底(10)、设于衬底(10)上的多个像素(20)、依次设于衬底(10)上的多条扫描线(30)及设于衬底(10)上的GOA电路(40)；

所述多个像素(20)呈阵列式排布；所述GOA电路(40)位于多个像素(20)所在区域外侧；多条扫描线(30)均连接GOA电路(40)，每一条扫描线(30)对应与一行像素(20)电性连接；每一像素(20)包括第一薄膜晶体管(T1)，除了最后一行像素(20)外，第N行像素(20)中的第一薄膜晶体管(T1)的栅极电性连接第N+1条扫描线(GATE(N+1))，漏极电性连接第N条扫描线(GATE(N))，源极接入电源负电压(VSS)，其中，N为正整数；

最后一行像素(20)中的第一薄膜晶体管(T1)的栅极接入起始信号(STV)，漏极电性连接最后一条扫描线(GATE(last))，源极接入电源负电压(VSS)。

2.如权利要求1所述的TFT阵列基板，其特征在于，所述衬底(10)包括有效显示区(11)及位于有效显示区(11)外围的非显示区(12)；所述多个像素(20)均位于有效显示区(11)内，所述GOA电路(40)位于非显示区(12)内。

3.如权利要求1所述的TFT阵列基板，其特征在于，还包括设于衬底(10)上的多条数据线(50)，每一行像素(20)对应与一条数据线(50)电性连接。

4.如权利要求3所述的TFT阵列基板，其特征在于，每一像素(20)还包括第二薄膜晶体管(T2)、第一电容(C1)及像素电极(21)；所述第二薄膜晶体管(T2)的栅极电性连接对应的扫描线(30)，源极电性连接对应的数据线(50)，漏极电性连接像素电极(21)；所述第一电容(C1)的一端电性连接像素电极(21)，另一端接地。

5.如权利要求3所述的TFT阵列基板，其特征在于，每一像素(20)还包括第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第二电容(C2)及阳极(22)；所述第三薄膜晶体管(T3)的栅极电性连接对应的扫描线(30)，源极电性连接对应的数据线(50)，漏极电性连接第四薄膜晶体管(T4)的栅极；所述第四薄膜晶体管(T4)的漏极接入电源正电压(VDD)，源极电性连接阳极(22)；所述第二电容(C2)的一端电性连接所述阳极(22)，另一端接地。

6.如权利要求1所述的TFT阵列基板，其特征在于，所述GOA电路(40)在一帧周期内依次向多条扫描线(30)传输扫描信号。