[发明专利]一种应用于三维闪存的应变硅沟道及其制备方法

说明书

本发明属于半导体存储器领域，具体公开了一种应用于三维闪存的应变硅沟道及其制备方法，其中应用于三维闪存的应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上。本发明通过对沟道材料的具体组分及相应沉积工艺等进行改进，可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低，以及堆叠层数增加面临的驱动及器件均一性等难题，本发明利用应变硅技术进行垂直沟道的制备，可以有效提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。

技术领域

本发明属于半导体存储器制造领域，更具体地，涉及一种应用于三维闪存的应变硅沟道及其制备方法，尤其涉及三维闪存存储器制备中半导体沟道的结构及制备工艺。

背景技术

随着微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。尤其是存储器件来说，对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。三维闪存需要采用全新的器件结构以及工艺制程，其中存在诸多工艺难题。

在三维闪存存储器中，沟道的制备非常重要，其中对于器件阵列工作过程中需要沟道中能够提供足够到的电流密度以及单个单元皆具有相应的开关特性，因此来说，随着堆叠层数的增加，单个存储串上需要驱动的器件不断增大，传统的硅沟道将会无法满足因此阻碍存储器层数的增加。本发明旨在开发三维闪存存储器中的应变硅沟道，大幅提高沟道载流子迁移率，满足堆叠层数增加的需求。并且该技术有利于制备均一稳定的沟道，从而保证器件在高密度堆叠下的沟道稳定性。

发明内容

针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种应用于三维闪存的应变硅沟道及其制备方法，其中通过对沟道材料的具体组分及相应沉积工艺等进行改进，可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低，以及堆叠层数增加面临的驱动及器件均一性等难题，本发明利用应变硅技术进行垂直沟道的制备，可以有效提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。本发明通过将SiGe应变硅沟道中Ge原子优选控制为20atom％～40atom％，能够有效增强电子迁移率；例如，当应变硅沟道中Ge含量达到30atom％，电子迁移率可以提升120％。

为实现上述目的，按照本发明的一个方面，提供了一种应用于三维闪存的应变硅沟道，其特征在于，所述应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上。

作为本发明的进一步优选，位于所述应变硅沟道正下方处的Si衬底上，具有Ge的过渡层，该过渡层是由Si原子与Ge原子构成的，该过渡层中Ge原子的原子百分含量呈梯度变化，其中越靠近Si衬底区域Ge原子的原子百分含量越低，越远离Si衬底区域Ge原子的原子百分含量越高。

作为本发明的进一步优选，所述应变硅沟道中Ge的原子百分含量为20％～40％，优选为30％。

按照本发明的另一方面，本发明提供了一种具有应变硅沟道的三维闪存存储器的制备方法，其特征在于，包括以下步骤：

S1：在Si衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；

S2：利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、存储层和隧穿层三层结构；