[发明专利]一种基于钛钨合金栅电极的三维闪存存储器及其制备方法

说明书

本发明属于三维闪存制造领域，更具体地，涉及一种基于钛钨合金栅电极的三维闪存存储器及其制备方法。该三维闪存存储器包括三维交替层的堆叠体，所述交替层的堆叠体包括绝缘层和导电层，且位于基板之上；以及多个存储器堆叠体结构，其延伸穿过所述交替层的堆叠体；其中所述导电层包括控制栅电极，所述控制栅电极的材料为钛钨合金。所述三维闪存包括多个垂直存储串，并且存储串的每一层公用栅电极，并且此栅电极采用阶梯形式引出。本方法适用于在预先制备好字线等等外围电路上制备连接控制栅层的栅电极结构。本发明中提出的钛钨合金栅材料具有稳定的物理化学性质，可以有效降低随着堆叠层数增加产生的应力，从而保证存储阵列的稳定性。

技术领域

本发明属于三维闪存制造领域，更具体地，涉及一种基于钛钨合金栅电极的三维闪存存储器及其制备方法。

背景技术

随着数据的爆炸式增长，数据存储量不断增加，存储的密度需要不断增大。为了满足高效及廉价的微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。

作为克服这种二维极限的替代，三维半导体存储器件被提出。三维半导体存储器件，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。但是对于栅电极结构存在诸多问题，其中最为显著的是栅极结构随着堆叠层数的提升，其电极会面临非常的应力形变难题，并且在栅电极的制备中只能采用化学气相沉积的方法进行制备，多种CMOS工艺金属材料无法满足需求。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于钛钨合金栅电极的三维闪存存储器及其制备方法，其通过采用钛钨合金材料作为三维闪存存储器的栅电极材料，由此解决现有技术的三维半导体存储器件中栅电极存在的应力形变技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种三维闪存存储器，包括：

交替层的堆叠体，所述交替层的堆叠体包括绝缘层和导电层，且位于基板之上；以及

多个存储器堆叠体结构，其延伸穿过所述交替层的堆叠体；

其中所述导电层包括控制栅电极，所述控制栅电极的材料为钛钨合金。

优选地，所述钛钨合金为Ti₃W₇。

按照本发明的另一个方面，提供了一种所述三维闪存存储器的制备方法，先在基板之上形成包括绝缘层和牺牲材料层的交替堆叠体，然后形成通过交替堆叠体延伸的存储器堆叠体结构，再通过交替堆叠体形成沟槽，通过从沟槽中反应刻蚀移除牺牲材料层，堆叠体结构的周围形成背侧凹陷。在每个背侧凹陷中形成钛钨栅部分；在每个钛钨栅电极板之上继续形成垂直栅电极引线。

优选地，所述的制备方法，包括如下步骤：

步骤一，在衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；并且在多层膜的四周边缘处，从上至下形成阶梯，得到阶梯状多层膜堆叠结构，形成阶梯以便于后续将各级栅电极向上引出；

步骤二：对阶梯状多层膜堆叠结构进行深孔刻蚀，形成暴露衬底的垂直通孔；

步骤三：利用化学气相沉积在刻蚀深孔内顺序沉积栅氧化层、电荷捕获层和隧穿层；

步骤四：对深孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料，形成垂直沟道；

步骤五：从上述已制备结构中刻蚀移除所述牺牲层，所述堆叠体结构的周围形成背侧凹陷；