[发明专利]一种动态配置FPGA的方法及网络安全设备有效
申请号: | 201910325443.0 | 申请日: | 2019-04-22 |
公开(公告)号: | CN110061992B | 公开(公告)日: | 2021-12-24 |
发明(设计)人: | 孟相玉;张代生 | 申请(专利权)人: | 杭州迪普科技股份有限公司 |
主分类号: | H04L29/06 | 分类号: | H04L29/06;H04L12/24 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 林祥 |
地址: | 310051 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 动态 配置 fpga 方法 网络 安全设备 | ||
1.一种动态配置FPGA的方法,应用于网络安全设备中;其特征在于,所述网络安全设备包括CPU;以及,与所述CPU连接的至少一块FPGA;所述方法包括:
CPU响应于用户指令为目标FPGA生成配置表项;所述配置表项包括所述目标FPGA的分类编号、分类标志和配置内容;所述分类标志指示所述配置表项中的分类编号对应的编号类型;
CPU向与所述CPU连接的各FPGA发送所述配置表项;
各FPGA从自身的多种分类编号中,获取与所述分类标志指示的编号类型对应的分类编号,将自身分类编号与所述配置表项中的分类编号进行匹配,并在自身的分类编号与所述配置表项中的分类编号匹配成功时,存储所述配置内容。
2.根据权利要求1所述的方法,其特征在于,各FPGA的分类编号包括按照FPGA的功能进行分类得到的功能编号;以及,按照FPGA的位置进行分类得到的位置编号。
3.根据权利要求1所述的方法,其特征在于,所述CPU通过DMA与各FPGA连接;
所述CPU向与所述CPU连接的各FPGA发送所述配置表项,包括:
所述CPU将生成的所述配置表项存储至与所述CPU连接的存储器,并向所述DMA下发控制指令,以使所述DMA响应于所述控制指令,将所述配置表项从所述存储器中下发至与所述CPU连接的各FPGA。
4.根据权利要求1所述的方法,其特征在于,各FPGA连接多个存储器;不同的存储器分别对应不同的表项类型;所述配置表项还包括表项类型和存储地址;所述存储所述配置内容,包括:
确定连接的多个存储器中,与所述配置表项中的表项类型对应的目标存储器;
将所述配置内容存储至所述目标存储器内与所述配置表项中的存储地址对应的存储空间。
5.根据权利要求4所述的方法,其特征在于,与各FPGA连接的存储器包括若干连续的单位存储空间;
所述将所述配置内容存储至所述目标存储器内与所述配置表项中的存储地址对应的存储空间,包括:
确定所述配置表项的内容长度是否大于所述单位存储空间的存储长度;
如果是,为所述配置表项分配多个连续的单位存储空间,并将所述配置表项存储至所述多个连续的单位存储空间。
6.根据权利要求1所述的方法,所述网络安全设备包括主控板和至少一块业务板;所述主控板包括CPU;以及,与所述CPU连接的存储器;所述业务板包括FPGA;以及,与所述FPGA连接的存储器。
7.根据权利要求1所述的方法,其特征在于,CPU向与所述CPU连接的各FPGA发送所述配置表项之前,还包括:
在与所述CPU连接的存储器中存储所述目标FPGA的唯一标识。
8.根据权利要求7所述的方法,其特征在于,还包括:
确定是否接收到成功存储所述配置内容的FPGA返回的配置响应消息;其中,所述配置响应消息包括成功存储所述配置内容的FPGA的唯一标识;
如果接收到成功存储所述配置内容的FPGA返回的配置响应消息,进一步确定所述存储器中存储的所述目标FPGA的唯一标识与所述配置响应消息中的FPGA的唯一标识是否匹配;如果是,生成所述目标FPGA配置成功的提示消息,并将所述提示消息返回给所述用户。
9.根据权利要求8所述的方法,其特征在于,还包括:
如果在预设时长内未接收到成功存储所述配置内容的FPGA返回的配置响应消息,生成所述目标FPGA配置失败的提示消息,并将所述提示消息返回给所述用户。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州迪普科技股份有限公司,未经杭州迪普科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910325443.0/1.html,转载请声明来源钻瓜专利网。