[发明专利]一种忆阻器电路

权利要求书

1.一种忆阻器电路，其特征在于，包括输入模块，单片机模块U1，开关模块U2，电阻网络，滞回控制模块U3，其中，滞回控制模块U3进一步包括第一滞回控制模块U3-1和第二滞回控制模块U3-2；输入模块与单片机模块U1相连，用于配置忆阻器的阈值电压及电阻值；单片机模块U1与开关模块U2相连接，用于控制开关模块U2以实现忆阻器的阈值电压及电阻值控制；开关模块U2分别与输入端Vin、单片机模块U1和电阻网络相连接，用于根据单片机模块U1的控制指令实现对电阻网络不同通道的选择；电阻网络的一端与开关模块U2相连接，其另一端与滞回控制模块U3相连接，用于根据开关模块U2的状态输出相应阻值的电阻；滞回控制模块U3与电阻网络和地连接，用于模拟忆阻器双向滞回特性曲线的产生；

滞回控制模块U3采用继电器实现。

2.根据权利要求1所述忆阻器电路，其特征在于，滞回控制模块U3采用SRD-5VDC-SL-C型继电器。

3.根据权利要求1所述忆阻器电路，其特征在于，单片机模块U1采用STC89C51芯片。

4.根据权利要求1所述忆阻器电路，其特征在于，开关模块U2采用CD4051芯片。

5.根据权利要求1所述忆阻器电路，其特征在于，输入模块中的按键K1、K2分别与单片机模块U1中STC89C51芯片的第10引脚、第11引脚连接，按键K1、K2的另一端接地；

STC89C51芯片的第39引脚、第38引脚、第37引脚分别与开关模块U2CD4051的第11引脚、第10引脚、第9引脚相连；

电阻网络包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9，以上所有电阻的一端与滞回控制模块U3相连，另一端接入开关模块U2；

CD4051芯片的第16引脚VDD和第7引脚VEE分别接入正负电源V_CC与-V_CC，第6引脚、第8引脚接地，第3引脚接输入端Vin，第1引脚与第六电阻R6的一端连接，第2引脚与第八电阻R8的一端连接，第4引脚与第九电阻R9的一端连接，第5引脚与第七电阻R7的一端连接，第12引脚与第五电阻R5的一端连接，第13引脚与第二电阻R2的一端连接，第14引脚与第三电阻R3的一端连接，第15引脚与第四电阻R4的一端连接；

第一滞回控制模块U3-1电路中包含SRD-5VDC-SL-C型继电器、D1二极管4007，D1的正极与第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端、第七电阻R7的另一端、第八电阻R8的另一端、第九电阻R9的另一端连接，D1的负极与第一电阻R1的一端、继电器第4引脚连接，第一电阻R1的另一端与继电器第1引脚连接；

第二滞回控制模块U3-2电路包括SRD-5VDC-SL-C型继电器、D2二极管4007，D2的负极与第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端、第七电阻R7的另一端、第八电阻R8的另一端、第九电阻R9的另一端连接，D2的正极与第十一电阻R11的一端、继电器的第4引脚连接，第十一电阻R11的另一端与继电器的第1引脚连接；第一滞回控制模块U3-1和第二滞回控制模块U3-2的继电器第2引脚、第5引脚接地。