[发明专利]一种采样频率可调的模数转换器

说明书

本发明公开了一种采样频率可调的模数转换器，包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器；本发明采用第一延时选择器和第二延时选择器，第一延时选择器和第二延时选择器均采用三种相同的延时时间，通过选择延时时间方式，形成不同的异步时钟，从而达到采样频率可调；本发明中采用一级运放加二级锁存作为比较器，可以阻止回扫噪声，提高比较速度。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种采样频率可调的模数转换器。

背景技术

A/D转换器是连接模拟系统与数字信号处理系统重要的桥梁，在数字信号处理技术及无线通信领域的广泛应用，使得对基于CMOS工艺的ADC(Analog-to-digitalconverter，模数转换器)的需求量日益增加，尤其是高速度、高精度、低功耗、低成本的ADC。SAR(Successive Approximation Register，逐次逼近型)A/D转换电路是常用的一种电路，其采样频率固定，不能实现采样频率可调。

发明内容

本发明所要解决的技术问题是针对背景技术的不足提供了一种采样频率可调的模数转换器。

本发明为解决上述技术问题采用以下技术方案：

一种采样频率可调的模数转换器，包括延时逻辑模块、比较器、逐次逼近寄存器、DAC电容阵列，还包括第一延时选择器和第二延时选择器；所述延时逻辑模块的一端与比较器的Valid信号连接，另一端与第二延时选择器的输入端连接；所述第一延时选择器的输入端与比较器的输出端连接，另一端与第二延时选择器的输出端和逐次逼近寄存器的输入端连接。根据权利要求1一种采样频率可调的模数转换器，其特征在于：所述比较器包括前级运算放大器和二级锁存器；所述前级运算放大器中，M9和M10的栅极连接输入信号VIP和VIN，前级运算放大器的输出端分别连接到二级锁存器中M3和M4的栅极，作为二级锁存器的输入信号，VOUTP和VOUTN为二级锁存器的输出信号，将VOUTP和VOUTN取反后，再经过与非门电路运算，得到Valid信号。

进一步的：所述第一延时选择器和第二延时选择器均采用3种相同的延时(设计者也可以根据需求采用多种不同的延时，具体情况视需求而定)。

进一步的：所述第一延时选择器和第二延时选择器均包含3个延时单元、3个延时选择器开关；3个延时单元相互串联，延时选择器开关switch1的一端连接延时单元delaytime1的输入端，延时选择器开关switch1的另一端连接延时单元delaytime3的输出端；延时选择器开关switch2的一端连接延时单元delaytime2的输入端，延时选择器开关switch2的另一端连接delaytime3的输出端；延时选择器开关switch3的一端连接延时单元delaytime3的输入端，延时选择器开关switch3的另一端连接delaytime3的输出端。

进一步的：所述延时单元由两个相互串联的反相器组成，第二级反相器的输入端与第一级反相器的输出端相连。