[发明专利]一种SRAM输入路径时序测试电路及测试方法

权利要求书

1.一种SRAM输入路径时序测试电路，其特征在于：包括诱导DFF、TDF控制电路、待测SRAM、输入二路选择器MUX、时钟控制模块、EDA工具；

所述TDF控制电路包括初始化电路、监测电路、SRAM读写控制电路、输入MUX切换控制电路和比较电路，所述SRAM输入侧DFF和SRAM读写控制电路均通过输入二路选择器MUX与SRAM输入端连接，所述输入MUX切换控制电路与输入二路选择器MUX连接；

所述待测SRAM输入侧DFF和诱导DFF之间设有诱导逻辑，所述待测SRAM输入侧DFF和诱导DFF串成扫描链scan chain，所述诱导逻辑用于使待测SRAM的输入信号出现正常的读写命令，所述监测电路与输入侧DFF连接；

所述EDA工具用于产生扫描使能信号Scan enable以及测试pattern，所述时钟控制模块用于产生测试时钟，所述测试时钟包括用于将测试pattern输入扫描链scan chain并将测试结果从扫描链scan chain输出的shift时钟，以及执行时序测试需要的两个functionclock pulse；

其中，在输入期间，扫描使能信号Scan enable为1，输入结束后，扫描使能信号Scanenable为0，在所述时钟控制模块产生两个连续的function clock pulse后，扫描使能信号Scan enable变为1。

2.一种SRAM输入路径时序测试方法，应用于如权利要求1所述的测试电路，其特征在于，包括以下步骤：

监测电路检测到第二个function clock pulse的上升沿，检测待测SRAM的输入信号是否为读写SRAM命令；

当检测到待测SRAM的输入信号为写SRAM命令时，代表待测SRAM中写入了数值，监测电路记录第一数值及第一数值的地址；

输入MUX切换控制电路将输入二路选择器MUX切换到SRAM读写控制电路；

监测电路将写入的第一数值送至比较电路，并通知SRAM读写控制电路将第一数值从待测SRAM中读出；

比较电路将检测到的第一数值与待测SRAM中读出的数值进行比较，如果不相等，代表待测SRAM有缺陷。

3.如权利要求2所述的SRAM输入路径时序测试方法，其特征在于，所述比较电路将写入的第一数值与待测SRAM中读出的数值进行比较，如果不相等，代表待测SRAM有缺陷，之后还包括：

SRAM读写控制电路将待测SRAM中的数值恢复为初始值；

输入MUX切换控制电路将输入二路选择器MUX切换到输入侧DFF输出端。

4.如权利要求2所述的SRAM输入路径时序测试方法，其特征在于，监测电路检测到第二个function clock pulse的上升沿，检测待测SRAM的输入信号是否为读写SRAM命令，之后还包括：

当检测到待测SRAM的输入信号为读SRAM命令时，监测电路将读待测SRAM命令的地址送至比较电路；

比较电路收到地址后，查询该地址的初始值；

比较电路将待测SRAM输出的数据与该地址的初始值进行比较，如果不相等，则代表待测SRAM有缺陷。