[发明专利]半导体器件以及该半导体器件的制造方法有效
申请号: | 201910333960.2 | 申请日: | 2019-04-24 |
公开(公告)号: | CN110867447B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 朴寅洙;金度渊;李起洪 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B41/27;H10B43/35;H10B43/27 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;阮爱青 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 以及 制造 方法 | ||
本申请公开了一种半导体器件以及该半导体器件的制造方法。一种半导体器件包括:在第一方向上延伸的芯绝缘层、设置在芯绝缘层上的刻蚀停止层、沿芯绝缘层的侧壁和刻蚀停止层的侧壁延伸的沟道层、每个包围沟道层并且在第一方向上彼此间隔开地层叠的导电图案以及形成在沟道层的上端中的杂质区。
相关申请的交叉引用
本申请要求于2018年8月28日在韩国知识产权局提交的申请号为10-2018-0101572的韩国专利申请的优先权,其全部公开内容通过引用合并于此。
技术领域
各种实施例总体而言涉及半导体器件以及制造该半导体器件的方法,更具体地,涉及一种三维半导体器件和制造该三维半导体器件的方法。
背景技术
半导体器件可以包括能够储存数据的存储单元。已经提出了一种三维半导体器件,其中存储单元以三维方式布置,以提高半导体器件的集成密度。正在开发用于确保工艺的再现性和三维半导体器件的操作可靠性的各种技术。
发明内容
根据一个实施例,一种半导体器件可以包括在第一方向上延伸的芯绝缘层、设置在芯绝缘层上的刻蚀停止层、沿着芯绝缘层的侧壁和刻蚀停止层的侧壁延伸的沟道层、每个包围沟道层并且在第一方向上彼此间隔开地层叠的导电图案以及形成在沟道层的上端中的杂质区。
根据一个实施例,一种制造半导体器件的方法可以包括:形成层叠结构;形成穿过层叠结构的孔;在孔的侧壁上形成沟道层;用芯绝缘层填充孔的中心区,所述孔由沟道层开口;将杂质注入沟道层以形成杂质区;使芯绝缘层的由杂质区包围的部分凹陷;以及用刻蚀停止层填充芯绝缘层的凹陷区。
附图说明
图1是示意性地示出根据一个实施例的半导体器件的立体图;
图2A至图2D是示出根据一个实施例的半导体器件的沟道柱(channel pillar)的截面图;
图3是示意性地示出根据一个实施例的半导体器件的制造方法的流程图;
图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B是示出根据一个实施例的半导体器件的制造方法的截面图;
图8A和图8B是示出根据一个实施例的半导体器件的制造方法的截面图;
图9A和图9B是示出根据一个实施例的半导体器件的制造方法的截面图;
图10A至图10D是示出根据实施例的半导体器件的立体图;
图11是示意性地示出图10D中所示的下沟道柱的形成过程的实施例的截面图;
图12A和图12B分别是示意性地示出根据一个实施例的外围电路结构的框图和截面图;
图13是示出根据一个实施例的存储系统的配置的框图;以及
图14是示出根据一个实施例的计算系统的配置的框图。
具体实施方式
本公开的技术精神可以包括可以应用各种修改和变化并且包括各种形式的实施例的示例。在下文中,将描述本公开的实施例,以便本公开所属领域的技术人员能够容易地实现本公开的技术精神。
虽然诸如“第一”和“第二”的术语可以用于描述各种组件,但是这些组件不应被理解为限于上述术语。上述术语用于将一个组件与另一个组件区分开,例如,第一组件可以被称为第二组件,而不脱离根据本公开的概念的范围,并且类似地,第二组件可以被称为第一组件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910333960.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:肥料及包含硅酸盐水溶液的肥料的制备方法
- 下一篇:一种渗水装置及方法