[发明专利]一种非对称型的可重构场效应晶体管

说明书

本发明公开了一种非对称型的可重构场效应晶体管，该晶体管包括沟道、设置在沟道一端的漏极和沟道另一端并向沟道内部延伸的源极、设置在沟道外侧的栅极氧化物、分别设置在源极和漏极端且栅极氧化物外侧的控制栅极和极性栅极、分别设置于沟道两端外侧、用于控制栅极、极性栅极和源极、漏极电学隔离的边墙以及设置于栅极氧化物外侧、用于隔离控制栅极与极性栅极的栅极隔离。本发明向沟道中延伸的源端与纳米线沟道的接触面积更大，提高了载流子的隧穿面积，增大开启电流。在关断时，漏极结构与一般性RFET漏极结构非交叠区域相同，泄漏电流基本保持不变，因此提升了电流开关比，在保证静态功耗不变的情况下，缩短逻辑门电流的运算延迟时间。

技术领域

本发明属于CMOS超大集成电路(VLSI)中的数字逻辑与存储器件，具体涉及一种非对称型的可重构场效应晶体管。

背景技术

CMOS器件的尺寸和功能微缩正在将信息处理技术推向新的应用领域，这种微缩使得很多应用通过更强的性能和更高的复杂度得以实现。但因为器件尺寸的缩小未来终将到达物理极限，目前正在探索新的信息处理器件和微体系结构，以延续历史上每18个月同样面积芯片性能提高一倍的集成电路发展周期，可重构场效应晶体管(RFET)就是其中之一。因为RFET是可以通过在端口上施加不同的电压得到N型和P型电学特性的器件，这种器件可编程性就提供了它在可编程逻辑阵列领域的显著优势。

RFET的一般结构的源极(Source)和漏极(Drain)采用金属硅化物，源极和漏极与纳米线沟道(Nanowire)形成能带尖锐的肖特基势垒，纳米线外侧采用栅氧化层边墙(Spacer)对栅极、源极和漏极进行电隔离，由控制栅极(Control Gate)和极性栅极(Program Gate)协同控制。当控制栅极偏置(V_Control _Gate)从负栅压增大到正栅压，且漏极和极性栅极保持固定的正偏置时，靠近源端沟道能带开始向下弯曲，电子从源极隧穿进入纳米线沟道，器件特性由此表现为N型；当控制栅极偏置(V_Contro_lGate)从正栅压减小到负栅压，且漏极和极性栅极保持固定的负偏置时，靠近源端沟道的能带向上弯曲，空穴从源极隧穿进入纳米线沟道，器件特性由此表现为P型。RFET也因此具有理想的开态、关态电流，较大的电流开关比，和陡峭的亚阈值摆幅。

RFET的一般结构具有较低的关态电流而拥有较高的电流开关比，但受制于源端的载流子隧穿面积，其开态电流较低，因此造成一般对称结构RFET驱动能力不强的缺点，高扇出的器件逻辑门延迟较大。

目前已有的可重构晶体管开态驱动电流较低，较低的开态驱动电流会使电路的带负载能力降低、使晶体管的开关速度下降，进而限制了电路的时钟频率和逻辑处理能力，难以应用到射频、微波等技术领域。

发明内容

本发明的目的是针对目前已有的一般对称型结构可重构晶体管开态驱动电流较低的问题，为提高器件的开启电流，缩短晶体管开关时间，缩短逻辑门运算延迟，提出一种非对称型的可重构场效应晶体管，能够实现在保持器件N型和P型两种极性的泄漏电流与对称型结构可重构晶体管泄漏电流同一数量级的条件下，提升器件N型和P型两种极性的开态驱动电流，提高器件的电流开关比，降低集成电路逻辑门延迟时间，提升晶体管特征频率。

实现本发明目的的具体技术方案是；

一种非对称型的可重构场效应晶体管，特点是该晶体管包括沟道、设置在沟道一端的漏极和沟道另一端并向沟道内部延伸的源极、设置在沟道外侧的栅极氧化物、分别设置在源极和漏极端且栅极氧化物外侧的控制栅极和极性栅极、分别设置于沟道两端外侧、用于控制栅极、极性栅极和源极、漏极电学隔离的边墙以及设置于栅极氧化物外侧、用于隔离控制栅极与极性栅极的栅极隔离；其中：

所述沟道为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或碳纳米管；

所述栅极氧化物为淀积包裹在沟道外侧的二氧化硅、二氧化铪或氮氧化硅；