[发明专利]自校准的全电容逐次逼近数模转换电路

说明书

本发明提供了一种自校准的全电容逐次逼近数模转换电路，包括：数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接。本发明采用电荷比例缩放数模转换器组合，数模转换器由MSB的M位和LSB的K位子数模转换器组成，不需要采样保持电路，通过数模转换器本身的电容对输入电压进行采样。

技术领域

本发明涉及逐次逼近数模转换电路技术领域，特别涉及一种自校准的全电容逐次逼近数模转换电路。

背景技术

逐次逼近数模转换电路(SAR ADC)主要由数模转换器、比较器、输出寄存器、数字控制逻辑组成，其核心是数模转换器和比较器。随着ADC的位数不断增加，单一的电流、电压、电荷按比例方式数模转换器需要的面积越来越大，而且MSB元件值与LSB元件值之比也在增大，对元器件匹配的要求越来越高，所以通常会采用数模转换器组合的方式来解决上述矛盾。

数模转换器通常的结构有相同缩放类型和组合缩放类型两大类，相同缩放类型常用的有电荷缩放和电流缩放，组合缩放类型有电容和电阻组合缩放(电荷和电压组合缩放，R+C缩放)。

发明内容

本发明提供了一种自校准的全电容逐次逼近数模转换电路，其目的是为了解决随着ADC的位数不断增加，对元器件匹配的要求高的问题。

为了达到上述目的，本发明的实施例提供了一种自校准的全电容逐次逼近数模转换电路，包括：

数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；

比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；

自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；

数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接，所述数字控制逻辑模块的第三端与EN信号端电连接，所述数字控制逻辑模块的第四端与时钟信号端电连接；

输出寄存器，所述输出寄存器的第一输出端与所述数模转换器的第三端电连接，所述输出寄存器的输入端与所述数字控制逻辑模块的输出端电连接，所述输出寄存器的第二输出端为数模转换电路的信号输出端。

其中，所述数模转换器包括多位MSB电荷按比例缩放子数模转换器和多位LSB电荷按比例缩放子数模转换器；

其中，每位所述MSB电荷按比例缩放子数模转换器均包括一电容器，每位所述MSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第一端电连接，每个所述电容器的第二端分别通过一第一开关与Vref端电连接、通过一第二开关和第三开关与Vin端电连接、通过一第二开关和第四开关与地端连接；

每位所述LSB电荷按比例缩放子数模转换器均包括一电容器，每位所述LSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第二端和所述数模转换器的输出端电连接，每个所述电容器的第二端分别通过一第五开关与Vref端电连接、通过一第六开关和第三开关与Vin端电连接、通过一第六开关和第四开关与地端连接；

所述数模转换器的输出端通过一电容器与地端连接，所述数模转换器的输出端与所述比较器的正输入端电连接。

其中，还包括：