[发明专利]串行通信方法、装置、计算机设备和存储介质

说明书

本申请涉及一种串行通信方法、装置、计算机设备和存储介质。所述方法包括：接收端获取滤波器输出的当前滤波数据；当检测到当前滤波数据中的预设状态时，获取当前滤波数据中预设状态之后的有效数据；当有效数据接收完毕后等待接收延迟时长，接收端获取滤波器输出的下一滤波数据；将下一滤波数据作为当前滤波数据，进入当检测到当前滤波数据中的预设状态时，获取当前滤波数据中预设状态之后的有效数据。通过滤波器对数据进行滤波处理，接收端只需要捕获到滤波器输出的当前滤波数据，当检测到当前滤波数据中的预设状态时，即可获取到其中的有效数据，并延长接收端接收数据的时长，即延时接收，从而可以确保接收端接收到的数据的准确性。

技术领域

本申请涉及通信技术领域，特别是涉及一种串行通信方法、装置、计算机设备和存储介质。

背景技术

在工业领域，串行通信使用非常广泛，常用的串行通信方式有RS232、RS485、RS422、CAN等通信方式。而串行通信用的主控芯片有单片机、ARM、DSP、FPGA等。单片机、ARM和DSP一般内部包含有硬核串行处理模块，硬核串行处理模块接收数据后通知CPU接收，或CPU把数据发送到串行处理模块后，串行处理模块会负责把数据按顺序发送出去。而FPGA一般不带有这种串行硬核处理模块，需要用户自己编写程序实现串行接收、发送模块功能。串行数据一般包含一个起始位、5至8位数据、1、1.5或2位停止位。如图1所示。

通常情况下，FPGA捕获起始位的下降沿后，开始计算，每隔一个波特率周期，采集一位数据，直到停止位后，停止采集，并等待下一帧数据。通常情况下，FPGA能正常采集到起始位的下降沿，但由于串行通信是异步的，在发送端先发送，接收端有可有在数据区开始捕获，捕获到数据段的下降沿，这样会收到错误的数据，并有可能一直保持错误的接收，同理，当有干扰的情况下，也可能误触发下降沿的捕获，导致错误产生。

发明内容

基于此，有必要针对上述技术问题，提供一种串行通信方法、装置、计算机设备和存储介质。

一种串行通信方法，所述方法包括：

接收端获取滤波器输出的当前滤波数据；

当检测到所述当前滤波数据中的预设状态时，获取所述当前滤波数据中所述预设状态之后的有效数据，所述预设状态为下降沿状态；

当所述有效数据接收完毕后等待接收延迟时长，所述接收端获取所述滤波器输出的下一滤波数据；

将所述下一滤波数据作为所述当前滤波数据；

其中，所述接收端获取滤波器输出的当前滤波数据，包括：

所述接收端获取波特率设为预设倍数的滤波器对当前滤波数据的IO状态进行采集并通过计数器计数的方式进行过滤后，输出的当前滤波数据；

当所述计数器小于或等于所述预设倍数且所述IO口状态为高电平状态时，计数器的数值增加预设特定数值；

当所述计数器大于0且所述IO口状态为低电平状态时，计数器的数值减少所述预设特定数值；

当所述计数器的数值小于预设阈值时，所述滤波器输出信号为第一状态信号；

当所述计数器的数值大于所述预设倍数与所述预设阈值的差值时，所述滤波器输出信号为第二状态信号。

一种串行通信装置，装置包括接收端，接收端包括：

滤波模块，用于获取滤波器输出的当前滤波数据；

数据接收模块，用于当检测到所述当前滤波数据中的预设状态时，获取所述当前滤波数据中所述预设状态之后的有效数据，所述预设状态为下降沿状态；当所述有效数据接收完毕后等待接收延迟时长，所述接收端获取所述滤波器输出的下一滤波数据；将所述下一滤波数据作为所述当前滤波数据；