[发明专利]形成半导体封装体的方法在审
| 申请号： | 201910342112.8 | 申请日： | 2019-04-26 |
| 公开（公告）号： | CN110416141A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 黑濑英司 | 申请（专利权）人： | 半导体元件工业有限责任公司 |
| 主分类号： | H01L21/68 | 分类号： | H01L21/68;H01L23/544 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 寇毛;姚开丽 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶圆 半导体封装体 模塑料 蚀刻 背面金属化 多个器件 施加 基部延伸 研磨 台阶处 暴露 填充 切割 期望 延伸 | ||
1.一种形成半导体封装体的方法，其特征在于，所述方法包括：
提供包括多个器件的晶圆；
在所述晶圆的第一侧上在所述多个器件中的每个之间蚀刻一个或多个沟槽；
将模塑料施加到所述晶圆的所述第一侧，其中所述模塑料填充所述一个或多个沟槽；
将所述晶圆的第二侧研磨至所期望的厚度并暴露包括在所述一个或多个沟槽中的所述模塑料；
蚀刻所述晶圆的所述第二侧以暴露所述模塑料的高度，其中形成从所述晶圆延伸的一个或多个台阶；
将背面金属化层施加到所述晶圆的第二侧，其中所述一个或多个台阶从所述背面金属化层的基部延伸；以及
在所述一个或多个台阶处切割所述晶圆以形成多个半导体封装体。
2.根据权利要求1所述的方法，其中，所述方法还包括使用从所述背面金属化层的所述基部延伸的所述一个或多个台阶来在切割所述晶圆期间对准所述晶圆。
3.根据权利要求1所述的方法，其中，所述方法还包括研磨所述晶圆的所述第一侧以暴露包括在所述多个器件中的一个或多个凸块。
4.根据权利要求1所述的方法，其中，蚀刻所述晶圆的所述第二侧包括干法蚀刻。
5.根据权利要求1所述的方法，其中，切割所述多个半导体封装体包括锯切。
6.一种形成半导体封装体的方法，其特征在于，所述方法包括：
提供包括多个器件的硅晶圆；
在所述硅晶圆的第一侧上在所述多个器件中的每个之间蚀刻一个或多个沟槽；
将模塑料施加到所述硅晶圆的所述第一侧，其中所述模塑料填充所述一个或多个沟槽；
将所述硅晶圆的第二侧研磨至所期望的厚度并暴露包括在所述一个或多个沟槽中的所述模塑料；
蚀刻所述硅晶圆的所述第二侧以暴露所述模塑料的高度，其中形成从所述硅晶圆延伸的一个或多个台阶；
将背面金属化层施加到所述硅晶圆的第二侧，其中所述一个或多个台阶从所述背面金属化层的基部延伸；以及
在所述一个或多个台阶处切割所述硅晶圆以形成多个半导体封装体。
7.根据权利要求6所述的方法，其中，所述方法还包括使用从所述背面金属化层的所述基部延伸的所述一个或多个台阶来在切割所述晶圆期间对准所述晶圆。
8.根据权利要求6所述的方法，其中，所述方法还包括研磨所述晶圆的所述第一侧以暴露包括在所述多个器件中的一个或多个凸块。
9.根据权利要求6所述的方法，其中，所述多个台阶包括50微米至100微米的宽度。
10.根据权利要求6所述的方法，其中，所述多个台阶包括3微米至10微米的高度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司，未经半导体元件工业有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910342112.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
