[发明专利]一种计算机数据处理方法及装置

说明书

本说明书提供一种计算机数据处理方法及装置，实现了256比特乘法运算，将2个256位数据拆分成64位数，再对拆分后的数据按照预设规则进行计算。并且在整个计算过程中，逐个计算各组数据对的乘法结果，按组对各组数据对的乘法结果进行累加，各组数据对的乘法结果累加结束后，即将累加结果的低64为存储在内存中，释放对应的寄存器。即乘即累加，一组累加结束即释放低64位寄存器的运算方式，可以实现占用较少的寄存器，使得整个运算过程可以仅仅访问寄存器，不需要访问缓存和内存，提高了数据处理的效率，实现了256比特乘法的快速运算，为密码学、大整数运算等数据处理过程奠定了数据基础。

技术领域

本说明书属于计算机技术领域，尤其涉及一种计算机数据处理方法及装置。

背景技术

随着科技的进步，计算机技术在不断的发展，数据处理的复杂程度也在不断的增加，越来越多的需要进行大数运算数据处理，如：密码算法中通常需要使用256比特模乘。大数运算是指计算的数值非常大或者对运算的精度要求非常高的运算，由于编程语言提供的基本数值数据类型表示的数值范围有限，不能满足较大规模的高精度数值计算。这种大数运算通常与计算机的硬件相关联，如何实现比较高效、便捷的计算机数据的运算处理，是本领域亟需解决的技术问题。

发明内容

本说明书实施例的目的在于提供一种计算机数据处理方法及装置，实现256比特乘法的快速计算，提高了数据处理效率，为密码学、大整数运算等数据处理过程奠定了数据基础。

一方面本说明书实施例提供了一种计算机数据处理方法，用于实现2个256位数的乘法数据处理，所述方法包括：

将乘数a和被乘数b由高位到低位分别拆分成4个64位数，分别获得拆分后乘数和拆分后被乘数，所述拆分后乘数包括：a[3]、a[2]、a[1]、a[0]，所述拆分后被乘数包括：b[3]、b[2]、b[1]、b[0]；

将所述拆分后乘数和所述拆分后被乘数读取到寄存器中，并按照预设规则将所述拆分后乘数和所述拆分后被乘数进行相乘处理，获得目标数据的乘法处理结果；

其中，所述预设规则包括：

所述拆分后乘数和所述拆分后被乘数被分为七组数据对，第一组数据对包括：a[0]b[0]，第二组数据对包括：a[1]b[0]、a[0]b[1]，第三组数据对包括：a[2]b[0]、a[1]b[1]、a[0]b[2]，第四组数据对包括：a[3]b[0]、a[2]b[1]、a[1]b[2]、a[0]b[3]，第五组数据对包括：a[3]b[1]、a[2]b[2]、a[1]b[3]，第六组数据对包括：a[3]b[2]、a[2]b[3]，第七组数据对包括：a[3]b[3]；

逐个计算所述第一组数据对到所述第七组数据对的乘法结果，对每组内的数据对的乘法结果进行组内累加，所述组内累加包括：在同一组数据对中，每计算一个数据对的乘法结果，将计算出的乘法结果与组内的上一个数据对的乘法结果进行组内累加，将同一组内的数据对的最终累加结果的低64位保存至内存，获得相应组数据对的剩余累加结果，并释放对应的寄存器；

各组数据对的第一个数据对的乘法结果与上一组数据对的剩余累加结果相累加，再与下一个数据对的乘法结果累加，直至获得第七组数据中数据对的乘法结果累加结束，将所述第七组数据中数据对对应的累加结果保存至内存中，获得所述目标数据的乘法处理结果。

进一步地，本说明书一个实施例中，所述方法还包括：

在对各组数据对的乘法结果进行累加时，释放存储各数据对的乘法结果的寄存器，并将累加结果保存在3个寄存器中。

进一步地，本说明书一个实施例中，所述方法应用于64位计算机操作系统中。

进一步地，本说明书一个实施例中，所述方法还包括：