[发明专利]一种基于通用闪存存储器的闪存装置以及设备在审
申请号: | 201910350034.6 | 申请日: | 2019-04-28 |
公开(公告)号: | CN110209611A | 公开(公告)日: | 2019-09-06 |
发明(设计)人: | 李虎;何勇 | 申请(专利权)人: | 深圳市德名利电子有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/38;G06F13/42 |
代理公司: | 深圳市道勤知酷知识产权代理事务所(普通合伙) 44439 | 代理人: | 何兵;饶盛添 |
地址: | 518000 广东省深圳市龙华区民治街*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通用闪存 存储器 协议转换器 串行接口 存储器控制器 模拟信号 闪存装置 匹配 通用串行总线闪存 模拟信号转换 数字信号发送 数字信号转换 通用串行总线 固态硬盘 数字信号 闪存盘 收发器 转换 | ||
1.一种基于通用闪存存储器的闪存装置,其特征在于,包括:
第一通用闪存存储器、通用闪存存储器控制器、协议转换器和通用串行总线收发器;
所述通用闪存存储器控制器与所述第一通用闪存存储器、所述协议转换器分别相连接,所述协议转换器与所述通用闪存存储器控制器、所述通用串行总线收发器相连接;
所述通用串行总线收发器,用于将通用串行总线的串行信号转换成数字信号,和获取时钟信号,并将所述获取的时钟信号作为系统工作的基准时钟;
所述协议转换器,用于协议数据转换,将所述通用串行总线收发器接收的数据进行重新封包转换成匹配所述第一通用闪存存储器的数据包,并将所述转换成的数据包发送给所述通用闪存存储器控制器,和将所述通用闪存存储器控制器发送的数据进行重新封包,并将所述经重新封包后的数据发送给所述通用串行总线收发器;
所述通用闪存存储器控制器,用于将所述第一通用闪存存储器的串行接口的模拟信号转换成数字信号,并将所述转换成的数字信号发送经所述协议转换器,和将所述协议转换器产生的数字信号转换成匹配串行接口的模拟信号,并将所述转换成的匹配串行接口的模拟信号发送给所述第一通用闪存存储器。
2.如权利要求1所述的基于通用闪存存储器的闪存装置,其特征在于,所述通用闪存存储器控制器,包括:
模数转换器;
所述模数转换器,用于将所述第一通用闪存存储器的串行接口的模拟信号转换成数字信号,并将所述转换成的数字信号发送经所述协议转换器。
3.如权利要求1所述的基于通用闪存存储器的闪存装置,其特征在于,所述通用闪存存储器控制器,包括:
数模转换器;
所述数模转换器,用于将所述协议转换器产生的数字信号转换成匹配串行接口的模拟信号,并将所述转换成的匹配串行接口的模拟信号发送给所述第一通用闪存存储器。
4.如权利要求1所述的基于通用闪存存储器的闪存装置,其特征在于,所述基于通用闪存存储器的闪存装置,还包括:
电源转换器;
所述电源转换器与所述通用串行总线收发器相连接;
所述电源转换器,用于将所述通用串行总线收发器提供的5伏转换成1.2伏、1.8伏、3.3伏为内部系统和外部设备供电。
5.如权利要求1所述的基于通用闪存存储器的闪存装置,其特征在于,所述基于通用闪存存储器的闪存装置,还包括:
中央处理器;
所述中央处理器与所述协议转换器、所述通用串行总线收发器分别相连接;
所述中央处理器,用于任务调度,和数据拆分整合,以及校验计算。
6.如权利要求5所述的基于通用闪存存储器的闪存装置,其特征在于,所述基于通用闪存存储器的闪存装置,还包括:
随机存取存储器;
所述随机存取存储器与所述中央处理器相连接;
所述随机存取存储器,用于缓存,和配合所述中央处理器工作。
7.如权利要求1所述的基于通用闪存存储器的闪存装置,其特征在于,所述基于通用闪存存储器的闪存装置,还包括:
第二通用闪存存储器;
所述第一通用闪存存储器和所述第二通用闪存存储器用于存储容量叠加,或所述第一通用闪存存储器和所述第二通用闪存存储器中的其中一个用于数据正常存储,另一个用于数据备份存储。
8.如权利要求7所述的基于通用闪存存储器的闪存装置,其特征在于,所述基于通用闪存存储器的闪存装置,还包括:
第三通用闪存存储器;
所述第一通用闪存存储器、所述第二通用闪存存储器和所述第三通用闪存存储器,用于存储容量叠加,或第一通用闪存存储器、所述第二通用闪存存储器和所述第三通用闪存存储器中的其中一个用于数据正常存储,另一个用于数据备份存储,第三个用于存储校验数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市德名利电子有限公司,未经深圳市德名利电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910350034.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器接口
- 下一篇:一种基于多状态的DPRAM访问方法及系统