[发明专利]一种基于可重构计算的高性能弹性连接架构及方法

权利要求书

1.一种基于可重构计算的高性能弹性连接架构，其特征在于，包括：

可重构处理单元RPU矩阵的连接架构，所述RPU矩阵为由N*M个RPU构成的矩阵；其中N表示所述RPU矩阵中每一行RPU的个数，M表示所述RPU矩阵中每一列RPU的个数，N、M为正整数；

所述RPU包括：协议编码器、协议解析器、RPU输出接口和RPU输入接口；

所述协议编码器，用于将计算完成的可重构数据进行协议编码；

所述RPU输出接口，用于将编码后的可重构数据传输至所述主控系统或其他所述RPU；

所述协议解析器，用于将接收到的可重构数据进行协议解码；

所述RPU输入接口，用于接收来自主控系统或其他所述RPU传输来的可重构数据；

所述RPU矩阵的连接架构用于所述RPU与所述主控系统之间进行通信，以及所述RPU之间进行通信。

2.根据权利要求1所述的架构，其特征在于，所述协议编码器位于第一RPU中，所述第一RPU用于将计算完成的可重构数据进行协议编码并发送至第二RPU或所述主控系统；其中，

所述编码后的可重构数据的帧头至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；所述输出RPU信息与所述第一RPU对应，所述输入RPU信息与所述第二RPU对应；以便所述连接架构将编码后的可重构数据传输至输入所述第二RPU。

3.根据权利要求1所述的架构，其特征在于，所述协议解析器位于第一RPU中，所述第一RPU接收来自主控系统或第二RPU的可重构数据并进行协议解码；其中，解码后获得至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；所述输入RPU信息与所述第一RPU对应，所述输出RPU信息与所述第二RPU对应；以便所述第一RPU根据所述输出RPU信息和/或输入RPU信息，对所述用于计算的可重构数据进行计算。

4.根据权利要求2或3所述的架构，其特征在于，所述输出RPU信息还包括：输出RPU中的运算单元PE信息；所述输入RPU信息还包括：输入RPU中的PE信息。

5.根据权利要求4所述的架构，其特征在于，所述协议解析器还用于，将所述用于计算的可重构数据传输至所述输入RPU中的PE信息所指示的PE中进行计算。

6.根据权利要求1所述的架构，其特征在于，所述RPU矩阵的连接架构包括：

交叉全连接crossbar的连接结构，形成在所述RPU阵列中第x行中的每个RPU的输出接口与第x+1行中每个RPU的输入接口之间；其中，1≤x＜x+1≤M，且当x＝M时，令x+1＝1；crossbar的连接结构包括连接控制器；

所述RPU阵列中第一行的每个RPU的输入接口与数据总线相连接，用于通过所述数据总线接收来自主控系统的可重构数据；其中，所述数据总线与所述主控系统相连接；

所述RPU阵列中最后一行的每个RPU的输出接口与数据总线相连接，用于将计算完成的可重构数据通过所述数据总线传输至所述主控系统；

所述RPU阵列中的所有RPU均与配置总线相连接，用于通过配置总线接收来自所述主控系统的配置信息；其中，所述配置总线与所述主控系统相连接；

所述RPU阵列中的所有RPU接收配置总线传输的配置信息，并进行配置；所述RPU阵列中第一行的RPU接收数据总线传输的可重构数据；通过所述RPU内的协议解析器将接收到的可重构数据进行解析并计算，通过RPU内的协议编码器将计算完成的可重构数据进行编码并传输至crossbar的连接结构中；crossbar的连接结构内的连接控制器通过分析编码后的可重构数据，选通对应的输入RPU的通路，并将编码后的可重构数据传输至对应的输入RPU中进行计算；直至计算完成后，计算完成的RPU将计算后的可重构数据通过数据总线传输至所述主控系统。