[发明专利]一种零静态功耗的欠压检测电路

说明书

本发明提供了一种零静态功耗的欠压检测电路，包括PMOS管PM1、PM2和PM3；NMOS管NM1和NM2；反相器I1和I2；电容CP和电源电压VDD，可应用于SOC芯片或者模拟芯片中，提供下电过程中的复位信号。本发明在正常工作状态下无静态功耗，且电源电压的阈值可以设定的很小，可在低电压环境中应用。

技术领域

本发明属于集成电路设计领域，具体涉及一种零静态功耗的欠压检测电路。

背景技术

如图1所示，常用的下电欠压检测电路结构中，使用三个串联电阻，产生分压电压，比较器正向输入端连接一个分压点，负向输入端连接参考基准电压，比较器的输出经过反相器整形，产生欠压检测信号，且为低电平时有效。同时，信号端连接NMOSNMOS管的栅极，NMOS管的漏级与分压电阻的第二个分压点连接。NMOS管的源端和第三个电阻的一端共同接地。当检测信号变为低电平后，NMOS管断开，经过第一个分压点升高，产生迟滞效应。

常用的下电检测电路结构的电阻和比较器，在正常工作中消耗直流功耗，提高电阻可以减小电阻分压部分的静态功耗，但也不可避免的增加电阻面积，在低功耗应用中不太合适。并且，在电源电压比较低的应用下，参考基准电压和比较器的工作状态很难保证，这使得这种结构在低电压应用下不太适用。

发明内容

为了解决现有技术中存在的问题，本发明提出了一种零功耗且能于低电压环境中应用的欠压检测电路。本发明的技术方案如下：

一种零静态功耗的欠压检测电路，包括：

PM1，连接电源电压VDD，输出电压Vp；

CP，与PM1串联；

CMOS反相器1，由电源电压VDD、PM2和NM1串联组成，输出电压Va；

CMOS反相器2，由电源电压VDD、PM3和NM2串联组成，输入电压Va；

二级反相器，由I1和I2串联而成，输出欠压控制信号；

CMOS反相器1、CMOS反相器2、二级反相器依次串联，输出欠压控制信号。

具体的，所述PM1的栅极(G)与漏极(D)连接且经过电容CP接地，所述PM1的源极(S)与电源电压VDD连接；所述电容CP与PM1提供电压Vp，所述PM1的栅极(G)与PM2源极(S)连接；所述PM2的栅极(G)与NM1的栅极(G)连接，且接电源电压VDD，所述PM2的漏极(D)与NM1的漏极(D)连接；所述PM3的栅极(G)与NM2的栅极(G)连接，漏极(D)与NM2漏极(D)连接，源极(S)接电源电压VDD；所述PM2的漏极(D)PM3栅极(G)连接；所述NM1的源极(S)与NM2的源极(S)接地；所述PM3的漏极与反相器I1的输入端连接；所述反相器I1的输出端与反相器I2输入端相连，所述反相器I2输出逻辑控制输出信号s_uvb。

进一步的，所述PM1阈值电压为VTHP；所述Vp＝VDD-VTHP。

基于上述技术方案，本发明所能实现的技术效果为：

1.本发明的零静态功耗的欠压检测电路，由于检测通路始终为关断状态，因此正常工作状态下时，无静态功耗。

2.本发明的零静态功耗的欠压检测电路，另外VDD的阈值VDDTH取决于PM2,NM1的尺寸，可以设定的很小，符合低电压应用环境，可以在低压条件下使用。

附图说明

图1为现有的常用下电欠压检测电路结构示意图

图2为本发明的零静态功耗的欠压检测电路的示意图。

具体实施方式