[发明专利]绝缘栅极型半导体装置及其制造方法

说明书

提供一种绝缘栅极型半导体装置及其制造方法，能够缩小元胞尺寸从而能够降低通态电阻。设置有第一导电型的漂移层、配置于漂移层的表面的第二导电型的基区，在基区的表面选择性地设置有第一导电型的源极区和第二导电型的第一接触区。沟槽贯通源极区、第一接触区以及基区并设置为格子状，由沟槽划分出排列为格子状的多边形状的活性元胞柱。在沟槽的内侧设置有绝缘栅极型电极构造。各个活性元胞柱具备源极区、第一接触区以及基区，在活性元胞柱的上部表面，第一接触区与活性元胞柱的外周相接。

技术领域

本发明涉及一种绝缘栅极型半导体装置以及绝缘栅极型半导体装置的制造方法，特别是涉及一种具有沟槽栅极(trench gate)构造的绝缘栅极型半导体装置及其制造方法。

背景技术

在使用硅(Si)的功率半导体装置中，正在进行应对大电流化和高速性的要求的改进，但是目前达到了接近材料极限的程度。因此，关注作为具有低通态电阻、高速特性、高耐压、低损耗以及高温特性等优良特性的宽禁带半导体的碳化硅(SiC)，来作为替代Si的半导体材料。为了充分利用SiC的特性，提出对MOS场效应晶体管(MOSFET)的元胞的形状、形成沟道的区域进行限制的结构。

例如，专利文献1提出了：将元胞的平面形状设为包含一组长边的六边形，确保设置于源极区的内侧的接触区的面积来降低接触电阻。在专利文献2中，在多边形状或条状的基区中，将源极区配置为岛状，来降低基区的电阻并提高击穿容限。在专利文献1和2中，采用了沟道区平行于半导体层表面形成的平面栅极型MOSFET。在平面栅极构造中，由于从邻接的沟道区延伸出耗尽层导致电流路径变窄的JFET效应，使得难以缩小元胞尺寸。

在沟槽栅极型的MOSFET中，在半导体层中挖成的沟槽的侧面形成沟道区。与平面型MOSFET相比，沟槽栅极型MOSFET能够通过缩小元胞尺寸来提高沟道密度，从而能够降低通态电阻，因此能够期待低损耗化。

例如，在专利文献3中，在多边形状的岛状半导体区设置源极区，并在包围岛状半导体区的沟槽的侧面形成绝缘膜来得到可靠性高的栅极绝缘膜。在专利文献4中，设为在具有偏角的衬底上的半导体层中挖成的沟槽的侧面中的、高迁移率的侧面形成沟道区，在低迁移率的侧面不形成沟道，来抑制通态电阻的增加。

在专利文献3和4的沟槽栅极构造中，有可能因沟槽底的栅极绝缘膜被施加高电场而引起绝缘击穿。另一方面，在专利文献5中，在沟槽底部设置p型的保护区，并在沟槽侧面形成用于固定保护区的电位的p型的半导体区，从而通过缓和电场抑制了栅极绝缘膜的绝缘击穿。在专利文献6中，在沟槽底部以格子状配置p型保护区，来缓和栅极绝缘膜底部的电场集中。并且，在专利文献6中，作为将由栅极电极划分出的元胞之一连接于保护区的接触区，确保接触区的面积来降低与保护区之间的电阻。

在以往的MOSFET中，在沟槽底部设置保护区来防止栅极绝缘膜的绝缘击穿。并且，为了缓和保护区的端部的电场集中，在源极区的下部也设置p型埋入区。在该情况下，在沟槽底部的保护区与源极区下部的埋入区之间夹有n型漂移区，存在由JFET效应引起的寄生电阻。为了抑制因寄生电阻而导致的通态电阻的增加，需要确保夹在保护区与埋入区之间的漂移区的宽度(JFET宽度)在一定宽度以上。因此，难以缩小元胞尺寸。

专利文献1：日本特开2015-99845号公报

专利文献2：日本再表2016/039070号公报

专利文献3：日本特开平10-290010号公报

专利文献4：日本特许第5673393号公报

专利文献5：日本特许第6177812号公报

专利文献6：日本特许第5710644号公报

发明内容

发明要解决的问题