[发明专利]一种偶长线性相位有限冲击响应数字滤波器

说明书

本发明公开了一种偶长线性相位有限冲击响应(FIR)数字滤波器。该滤波器包括前置加法模块，用于将采样后的输入数据按一定的规则进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成传统FIR滤波器的输出结果；输出模块，用于输出并行数据。本发明的滤波器利用了对称系数的固有特性，与现有的快速FIR算法(FFA)快速并行FIR滤波器结构相比，可以减少子滤波器段中的乘法器数量，从而大大节省硬件成本。

技术领域

本发明涉及集成电路及通信技术领域，特别涉及一种基于快速FIR算法的偶长线性相位有限冲击响应数字滤波器的结构。

背景技术

随着多媒体应用的爆炸性增长，对高性能、低功耗数字信号处理(DSP)的需求越来越高。有限脉冲响应(FIR)数字滤波器是数字信号处理系统中应用最广泛的基本器件之一，其应用范围从无线通信到视频和图像处理。有些应用需要FIR滤波器在高频率下工作，而有些其他应用需要低功耗电路提高吞吐量。此外，当需要窄的过渡带特性时，FIR滤波器的高阶是不可避免的。

并行处理和流水线处理是DSP应用中的两种技术，两者都可以用来降低功耗。流水线以增加寄存器数量和系统延迟为代价，通过沿数据路径插入流水线寄存器缩短关键路径。而并行处理以增加面积为代价，通过复制硬件提高采样率，从而可以并行处理多个输入，同时生成多个输出。这两种技术都可以通过降低电源电压来降低功耗，而采样速度不会增加。

在现有的快速FIR算法(FFA)中使用大约2L-1个子滤波器块来实现一个L并行滤波器，对于长度为N的滤波器，每个子滤波器块长度为N/L。FFA结构成功地打破了并行FIR滤波器硬件实现成本随块大小线性增加的限制，它将所需的乘数从L×N减少到(2N-N/L)，并使用快速线性卷积来开发小尺寸的滤波结构，然后将长卷积分解为几个短卷积，即通过小尺寸滤波结构的迭代可以构造更大的块尺寸滤波结构。在实际的滤波器设计中，线性相位可以通过对称系数来实现，因此在多数情况下，滤波器的系数具有对称的特性。

发明内容

为了利用滤波器的对称性，本发明的目的是提供一种基于快速FIR算法的偶长线性相位有限冲击响应数字滤波器的结构，通过多相分解来获得尽可能多的包含对称系数的子滤波器块。

本发明采用的技术方案如下：

一种偶长线性相位有限冲击响应数字滤波器，包括：前置加法模块，用于将采样后的输入数据按相应的并行度进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成与输入数据相对应的输出结果；输出模块，用于输出并行数据。

所述系数乘法模块包括多个系数乘法器：当为偶数时，系数乘法器的个数为个；当为奇数时，系数乘法器的个数为个；其中L_i表示并行度，N表示滤波器阶数，r表示使用快速FIR滤波器的数量，M_i代表第i个快速FIR滤波器中的子滤波器数量，S指子滤波器中的对称系数个数；所述系数乘法器用于将分组累加后的采样数据和预先分组处理过的抽头系数一一对应相乘。

所述前置加法模块和后置加法模块均包括加法器和数据寄存器，所述前置加法模块的加法器用于将分组的采样数据相加，所述后置加法模块用于将系数乘法模块的结果变换成最终的输出结果；所述数据寄存器用于寄存数据计算的中间结果，并供下一轮计算使用。

进一步地，所述前置加法模块和后置加法模块的加法器数量一共为：个，所述前置加法模块和后置加法模块的数据寄存器数量一共为：N-1个。