[发明专利]形成具有改进的隔离结构的集成电路的方法

说明书

本发明提供了一种形成具有改进的隔离结构的集成电路的方法，该方法包括形成部分埋置在衬底中的隔离结构。隔离结构的部分从衬底的上表面突出。部分地去除隔离结构，从而形成改进的隔离结构。改进的隔离结构的上表面低于衬底的上表面。形成部分位于衬底上且部分位于改进的隔离结构的上表面上的栅极介电结构。

本申请是分案申请，其母案申请的申请号为201410138290.6、申请日为2014年04月08日、发明名称为“形成具有改进的隔离结构的集成电路的方法”。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及集成电路的形成方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)具有栅电极、衬底以及栅电极和衬底之间的栅极介电层。因此，通过控制栅电极处的电压电平，产生或调整位于栅极介电层下面的衬底中的导电沟道。在一些应用中，通过增大栅极介电层的厚度来提高MOSFET的栅源击穿电压。在一些应用中，通过引入扩散漏极区来提高MOSFET的漏源击穿电压。例如，包括横向扩散金属氧化物半导体(LDMOS)晶体管和双扩散漏极金属氧化物半导体(DDDMOS)晶体管的各种类型的MOSFET配置为具有增大的击穿电压。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：形成部分埋置在衬底中的隔离结构，所述隔离结构的部分从所述衬底的上表面突出；部分地去除所述隔离结构，从而形成改进的隔离结构，所述改进的隔离结构的上表面低于所述衬底的上表面；以及形成部分位于所述衬底上以及部分位于所述改进的隔离结构的上表面上的栅极介电结构。

在该方法中，所述改进的隔离结构的上表面和所述衬底的上表面之间的垂直距离等于或大于

该方法还包括：在形成所述改进的隔离结构之后，在所述衬底中形成源极区和漏极区。

该方法还包括：在所述栅极介电结构上方形成栅电极结构，所述栅电极结构的上表面具有直接位于所述改进的隔离结构上方的第一部分和不同于所述第一部分的第二部分，且所述栅电极结构的上表面的所述第一部分齐平于或低于所述栅电极结构的上表面的所述第二部分。

该方法还包括：在所述栅极介电结构和所述栅电极结构的侧壁上形成间隔件结构；以及在所述衬底中形成源极区和漏极区。

该方法还包括：在所述栅电极结构、所述源极区或所述漏极区上实施硅化工艺。

在该方法中，形成所述隔离结构包括实施硅的局部氧化(LOCOS)工艺或浅沟槽隔离(STI)工艺。

该方法还包括：基于所述改进的隔离结构和所述栅极介电结构形成双扩散漏极金属氧化物半导体(DDDMOS)晶体管或横向扩散金属氧化物半导体(LDMOS)晶体管。

根据本发明的另一方面，提供了一种方法，包括：形成部分埋置在衬底的第一阱中的第一隔离结构，所述第一阱具有第一掺杂类型，且所述第一隔离结构的上部从所述衬底的上表面突出；部分地去除所述第一隔离结构，从而形成改进的隔离结构，所述改进的隔离结构的上表面低于所述衬底的上表面；以及形成部分位于所述衬底的第二阱上、部分位于所述衬底的第一阱上以及部分位于所述改进的隔离结构的上表面上的栅极介电结构，所述第二阱具有第二掺杂类型。

在该方法中，所述第一掺杂类型是N型掺杂，且所述第二掺杂类型是P型掺杂。

在该方法中，所述改进的隔离结构的上表面和所述衬底的上表面之间的垂直距离等于或大于

该方法还包括：在所述第一阱中形成漏极区，所述漏极区位于所述改进的隔离结构和第二隔离结构之间；以及在所述第二阱中形成源极区，所述源极区位于所述改进的隔离结构和第三隔离结构之间。

在该方法中，形成所述漏极区和形成所述源极区包括实施对应于所述第一掺杂类型的注入工艺。