[发明专利]一种用于印制电路板的去耦电容设计方法

说明书

本发明公开了一种一种用于印制电路板的去耦电容设计方法。该方法包括：去耦电容种类选取方法、5MHz以下去耦电容设计方法、在5MHz‑200MHz去耦电容设计方法、每个频段去耦电容的数量计算方法；针对100KHz‑5MHz的阻抗超标区间f_a～f_b(其中f_a＜f_b)，选取自谐振频率为f_a的电容作为最大电容，容值最小的电容器为1uF，期间每10倍程选取一个电容器；在5MHz以上200MHz以下的范围内，根据电容器阻抗图谱，选取电容器，并随着频率升高，当第一个电容器呈感性时，选取第二个呈容性的电容器，以此类推；本发明可以利用较少的去耦电容数量实现电源分配网络阻抗优化，并且无需进行复杂的计算过程，可以节省设计时间，此外通过该方法选择的去耦电容都是标准电容，可以降低电容的物料成本。

技术领域

本发明涉及印制电路板电磁兼容领域，特别是涉及一种用于印制电路板的去耦电容设计方法。

背景技术

电源分配网络的性能直接影响着系统的性能，如系统可靠性，信噪比与误码率，及电磁兼容性等重要指标。板级电源通道阻抗过高和同步开关噪声过大会带来严重的电源完整性问题，会对器件及系统工作稳定性带来致命的影响，严重的电源分配网络设计缺陷还将导致电磁干扰在阻抗较高的谐振点形成电磁辐射，影响控制器印制电路板内部电路工作或通过线缆传导到外界。在实际应用中，降低电源分配网络的主要思想与方法是添加去耦电容。传统印制电路板上晶振频率、芯片主频均不高，在电源完整性设计时也采用最简单的“0.1uF电容”设计思路，即在每个电源管脚添加一个0.1uF的去耦电容，但随着电子技术和通信技术的发展，印制电路板上的通信速率越来越快，由此带来的同步开管噪声问题也更加严重，传统的去耦电容设计思路已经不能满足开发者的要求，因此迫切需要一种效果更好的去耦电容优化方法。

目前，常见的去耦电容设计方法有：1)BIG-V方法，该方法通过在电压调节模组出口处添加几个百微法级别的体电容，又在每个电源管脚上添加一个或几个0.1uF电容，该方法的优势在于多个相同容值的电容并联会使总的等效串联电感减小，而且在电容的反谐振点有极低的阻抗。但是该方法电容值单调，很难控制并联谐振尖峰。2)MP方法，该方法利用不同容值电容并联产生的低阻抗来达到去耦目的，有三种MP方法，分别为每个10倍的数量级选取1、2、3种容值。但是该方法需要的去耦电容太多。3)使用优化算法进行去耦电容设计，使用通过遗传算法、Nature-Inspired算法等来进行去耦电容设计。该方法为很多仿真软件所采用，但是该方法计算去耦电容消耗的时间过长，并且其计算得到的电容值也不是常用的标准值，在实际应用中会增加电容的物料成本。本文提出了一种适用于宽频带的去耦电容快速选择方法。

可见，当前的去耦电容设计方法都存在一些问题，如计算时间过长、需要的去耦电容过多、计算得到的电容值不标准等。去耦电容设计的重难点就在于如何快速的利用较少的标准电容实现降低电源分配网络阻抗的目的。

发明内容

基于此，有必要提供一种可以快速的利用较少的标准电容的来有效降低电源分配网络阻抗的去耦电容设计方法。

为实现上述目的，本发明提供了如下方案：

第一步：通过计算确定电源通道的目标阻抗；

第二步：对没有安装去耦电容的电路进行仿真，找出阻抗超标频段，设第n段超标的起始频率为f(n)_a，终止频率为f(n)_b。

第三步：设计去耦电容容值种类。考虑到ESL的影响，1nF以下的电容均不考虑使用。1uF以下使用瓷片电容器，1uF以上使用电解电容器。供使用的电容器种类为每10倍程内包括容值为1、2.2、3.3、4.7、6.8、10的标准容值电容。根据所选电容器的寄生电阻、寄生电感和安装电感绘制所有电容器的频域阻抗曲线图谱。