[发明专利]集成化的仿真系统

说明书

本发明提供一种集成化的仿真系统，包括计算机、FPGA数字线路模块、多个仿真模拟模块、芯片程序存储器、用户仿真程序存储器、用户测试端口；所述计算机连接FPGA数字线路模块，FPGA数字线路模块分别连接芯片程序存储器、用户仿真程序存储器、用户测试端口；各仿真模拟模块流片于一个芯片中，并分别与FPGA数字线路模块连接；所述FPGA数字线路模块用于实现仿真芯片的数字逻辑电路；所述多个仿真模拟模块用于实现仿真芯片的模拟部分电路。对于多颗实际芯片的仿真，本发明仅需要使用一套该仿真系统即可实现，无需多次流片，降低了流片成本和风险。

技术领域

本发明涉及芯片仿真技术领域，尤其是一种集成化的仿真系统。

背景技术

传统的基于仿真芯片的仿真系统，一颗仿真芯片即对应仿真一颗实际芯片，多颗实际芯片即需要多颗仿真芯片来进行仿真，这不仅需要非常昂贵的流片费用，还需要很长的流片周期，设计公司还需要承担一定的流片风险，不利于对芯片的快速推广。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种集成化的仿真系统，对于多颗实际芯片的仿真，仅需要使用一套该仿真系统即可实现，无需多次流片，降低了流片成本和风险。本发明采用的技术方案是：

一种集成化的仿真系统，包括计算机、FPGA数字线路模块、多个仿真模拟模块、芯片程序存储器、用户仿真程序存储器、用户测试端口；

所述计算机连接FPGA数字线路模块，FPGA数字线路模块分别连接芯片程序存储器、用户仿真程序存储器、用户测试端口；各仿真模拟模块流片于一个芯片中，并分别与FPGA数字线路模块连接；

所述FPGA数字线路模块用于实现仿真芯片的数字逻辑电路；所述多个仿真模拟模块用于实现仿真芯片的模拟部分电路。

进一步地，所述多个仿真模拟模块包括GPIO仿真模块、LVD复位仿真模块、外置晶振仿真模块、比较器仿真模块、ADC仿真模块和EEPROM仿真模块。

进一步地，所述芯片程序存储器中用于存储实现仿真芯片逻辑线路的芯片线路程序。

进一步地，所述用户仿真程序存储器中用于存储实现仿真芯片功能的用户仿真程序。

进一步地，芯片程序存储器采用掉电可记忆存储器。

进一步地，用户仿真程序存储器采用掉电易失性存储器。

进一步地，仿真实际芯片时，从计算机将实际芯片的线路程序下载至芯片程序存储器，通过FPGA数字线路模块实现仿真芯片内部逻辑连接，从用户测试端口输出仿真结果；

仿真芯片包括仿真系统中的FPGA数字线路模块、多个仿真模拟模块、芯片程序存储器、用户仿真程序存储器。

本发明的优点在于：

1）相较于单纯的基于FPGA的仿真系统，本发明提出的仿真系统将仿真模拟模块流片后，可以仿真FPGA无法仿真的电路功能，且具有更准确的仿真结果。

2）对于多颗实际芯片的仿真，此仿真系统无需多次流片，大大降低流片成本和风险，且使用更为便捷。

附图说明

图1为本发明的结构组成示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示，本发明提出的一种集成化的仿真系统，包括计算机1、FPGA数字线路模块2、多个仿真模拟模块3、芯片程序存储器4、用户仿真程序存储器5、用户测试端口6；