[发明专利]存储器测试方法、装置、计算机设备以及存储介质

说明书

本申请涉及一种存储器测试方法、装置、计算机设备和存储介质。方法包括：首先获取测试信号；先对未存有数据的区域进行第一内建自测测试，获取第一内建自测测试的测试结果；当第一内建自测测试通过时，迁移存有数据的区域内数据至未存有数据的区域，将第二测试信号写入测试控制模块，对存有数据的区域进行测试，根据测试的结果获取存储器的测试结果。本申请的存储器测试方法通过测试控制模块来对芯片内嵌内建自测测试进行控制，同时对存有数据的区域以及未存有数据的区域分别进行测试，使得内部存储器的内建自测测试最优化，从而缩短内建自测测试的测试时间。

技术领域

本申请涉及芯片测试技术领域，特别是涉及一种存储器测试方法、装置、计算机设备以及存储介质。

背景技术

随着集成电路产业的快速发展，芯片的逻辑规模急剧增大，芯片RAM(RandomAccess Memory，随机存取存储器)需求增大。随机存取存储器主要用于加载各式各样的程序与数据以供芯片直接运行与运用。芯片RAM在芯片设计中所占的比重越来越大，因此RAM良率以及可靠程度日趋重要。然而，由于RAM在芯片的内部，很少有芯片RAM可以直接通过芯片引脚直接相连，增加对芯片内部RAM的测试难度；并且随着集成电路产业工艺技术的提高以及特征尺寸的减小，芯片上的RAM也变得越来越密度，其出现的失效类型也越来越多。这样就大大增加了测试成本以及可靠性风险，使得原始的测试方法难以应对这些新的挑战。

近年来，MBIST(Memory Build-In Self Test，存储器内建自测试)，是广泛用来测试存储器的一种电路，MBIST以其占用面积小、测试开发费用低以及利用失效算法读写RAM来确定RAM是否有缺陷的特点，在集成电路设计被广泛采用。然而传统的MBIST的对RAM进行测试的测试时间较长，测试效率低。

发明内容

基于此，有必要针对传统的MBIST的对存储器进行测试的测试时间较长，测试效率低的问题，提供一种能高效对存储器进行测试的存储器测试方法、装置、计算机设备以及存储介质。

一种存储器测试方法，其特征在于，应用于存储器测试系统，所述存储器测试系统包括相互连接的测试控制模块以及存储器内建自测电路，所述存储器内建自测电路与待测存储器连接；

所述存储器测试方法包括：

获取第一测试信号以及第二测试信号，所述第一测试信号用于对待测存储器中未存储数据的区域进行存储器内建自测测试，所述第二测试信号用于对待测存储器中存储数据的区域进行存储器内建自测测试；

通过所述测试控制模块输入第一测试信号至存储器内建自测电路，对所述未存有数据的区域进行第一内建自测测试，获取所述第一内建自测测试的测试结果；

当所述第一内建自测测试通过时，迁移所述存有数据的区域内数据至所述未存有数据的区域；

通过所述测试控制模块输入第二测试信号至存储器内建自测电路，对所述存有数据的区域进行第二内建自测测试，根据所述第二内建自测测试的结果获取所述存储器的测试结果。

在其中一个实施例中，所述通过所述测试控制模块输入第一测试信号至存储器内建自测电路，对所述未存有数据的区域进行第一内建自测测试，获取所述第一内建自测测试的测试结果之后，还包括：

当所述第一内建自测测试未通过时，判定所述待测存储器不合格。

在其中一个实施例中，存储器内建自测电路包括测试向量产生电路、内建自测控制电路、响应分析器，所述通过所述测试控制模块输入第一测试信号至存储器内建自测电路，对所述未存有数据的区域进行第一内建自测测试包括：

输入所述第一测试信号至测试向量产生电路，控制所述测试向量产生电路生成对应测试向量；

发送所述测试向量至所述内建自测控制电路，通过所述内建自测控制电路输入所述测试向量至所述未存有数据的区域；