[发明专利]基于多块USB接口芯片提高与上位机通讯速率的方法

说明书

本发明公开了一种基于多块USB接口芯片提高与上位机通讯速率的方法，解决下位机数据输入模块的速率与上位机通讯速率不匹配问题。本发明包括并口数据输入模块、N块USB接口芯片、上位机多线程并发数据处理程序。其中数据输入模块通过并口连接于FPGA，FPGA通过SPI通讯协议分别连接于各块USB接口芯片，同时各块USB接口芯片通过USB协议连接于上位机，由上位机多线程并发程序解析各块USB接口芯片数据。本发明通过多块USB接口芯片并行传输，大幅提高了传输速率，解决了下位机数据输入速率与上位机传输速度不匹配问题。

技术领域

本发明涉及下位机和上位机数据通讯领域，具体涉及解决数据输入模块与多块USB接口芯片并行传输方法。

背景技术

由于上位机具有运行速率快，计算能力强等特点，通常将下位机的产生的各种数据送入上位机进行处理，而当下位机数据传输速率小于数据输入速率时，将会造成数据的冗余，因而如何提高和上位机的通讯速率是该方式的关键。

为解决实时传输的问题，通常采用通讯速率更快的接口总线，或者自己实现USB通讯协议，针对具体的数据指定固定的传输模式。

现有技术方案一：

采用PCI总线传输方式，该总线的主要特点是传输速率高，其传输速度大于采样传输速度时，可达到实时传输的目的。

其缺点为：PCI不支持热插拔，且需要插入电脑主机的PCI插槽才可以使用，而通常笔记本电脑不具备PCI插槽，使用具有局限性。

现有技术方案二：

USB接口芯片具有接口简单，通讯简单等特点。其内部集成了MCU，工作原理是USB转串口的机制，因而传输速度受到了限制，出了采用该种芯片，还可采取纯粹的USB芯片，需要自己实现和USB通讯协议，完成上位机的数据交互，传输速率可以一定程度上提高，达到实时传输的目的。

其缺点为：该方案需要自己实现USB通讯协议，开发难度大，且存在通讯不稳地等特点。

发明内容

本发明的目的是提供一种数据输入速率与上位机通讯速率不匹配的解决办法，避免数据冗余。

本发明是这样实现的：

一种基于多块USB接口芯片提高与上位机通讯速率的方法，包括并口数据输入模块、多块USB接口芯片、上位机多线程数据处理程序，FPGA控制模块，其中并口数据输入模块采取16线或8线并口作为输入接口，多块USB接口芯片传输速率总和大于并口数据输入模块的传输速率，FPGA控制模块通过并口连接于并口数据输入模块，通过SPI通讯协议连接于各块USB接口芯片，各块USB接口芯片通过USB协议连接于上位机，FPGA控制模块共有（N+1）个并行子程序，FPGA控制模块内部创建N个缓冲区用于保存并口数据输入模块里面的数据，每个缓冲区的大小为64个字节，FPGA控制模块第一个并行子程序为读取子程序，其功能是将并口数据输入模块里面的数据按字节大小依次写入N个缓冲区，每个缓冲区对应一块USB接口芯片，然后其余N个并行子程序为传输子程序，其功能是通过SPI协议驱动各个USB接口芯片将每块缓冲区的数据传输至上位机，在上位机创建N+1个线程安全队列：queue，queue1……queueN，上位机创建N+1个子线程，其中前N个子线程用于接收N块USB接口芯片传上来的数据，并将数据依次存入queue1到queueN线程安全队列里，第N+1个子线程将queue1，queue2……queueN线程安全队列的数据依次取出放入queue线程安全队列里，合成并口数据输入模块的原始数据，即把queue1里面的数据弹出一帧数据放入queue线程安全队列，然后把queue2里面的数据弹出一帧数据放入queue线程安全队列，直到把第N个queueN线程安全队列里面的数据弹出一帧数据放入queue线程安全队列，然后重复以上步骤，queue线程安全队列里面的数据便是原始数据信号，供数字信号处理。

FPGA的工作流程如下：