[发明专利]杂质原子阵列晶体管及其制备方法

说明书

一种杂质原子阵列晶体管，所述杂质原子阵列晶体管包括，SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶。所述杂质原子阵列晶体管达到杂质原子数量和位置可控且室温下可以观察到量子效应的效果。

技术领域

本发明涉及基于SOI(绝缘体上硅)基片的纳米结构晶体管及其制备技术领域，尤其涉及一种杂质原子阵列晶体管及其制备方法。

背景技术

随着集成电路工艺的迅速发展，晶体管尺寸已经缩小到亚10nm尺度。在如此小的纳米尺度，分立的杂质原子对器件的输运性能的影响变得至关重要。一系列基于杂质原子晶体管的量子输运特性研究成为新的研究热点。

无结硅纳米线晶体管凭借其简单的制作工艺，环栅结构的极强栅控能力，且与已有的硅工艺兼容的优势，成为纳米尺度晶体管的重要方向。目前报道的无结硅纳米线晶体管，通过掺杂在沟道中形成的杂质原子其位置和数量很难实现精确控制，且仅能在低温下观察到量子效应而在高温下量子效应被温度热能覆盖。

发明内容

有鉴于此，本发明的主要目的在于提供一种杂质原子阵列晶体管及其制备方法，以期至少部分地解决上述提及的技术问题中的至少之一。

为达到上述目的，作为本发明的一个方面，提供了一种杂质原子阵列晶体管，所述杂质原子阵列晶体管包括，SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶；

氧化物包裹层，形成于所述源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面；以及

多晶硅栅条，形成于所述氧化物包裹层上对应于所述多个V型凹槽的区域，并沿与所述V槽型多晶硅纳米晶阵列硅纳米线的延展方向相垂直的方向，延伸至所述V槽型多晶硅纳米晶阵列硅纳米线的两侧。

作为本发明的另一个方面，本发明提出了一种杂质原子阵列晶体管的制备方法，所述制备方法包括如下步骤：

步骤1：在SOI基片上淀积掩膜层；

步骤2：在步骤1所制备的掩膜层上刻蚀阵列的矩形凹槽，形成硬掩模图形；

步骤3：对步骤2所制备的矩形凹槽进行各向异性湿法腐蚀，获得阵列有多个V型凹槽的V型凹槽阵列硅纳米结构；

步骤4：在步骤3所制备的V型凹槽阵列硅纳米结构的多个所述V型凹槽内分别沉积多晶硅纳米晶，得到V槽型多晶硅纳米晶阵列；

步骤5：对步骤4所得到的SOI基片的表面采用离子注入方式进行掺杂，其中每个多晶硅纳米晶中包含单个杂质原子；

步骤6：在步骤5所得到的SOI基片的顶层硅上刻蚀制备源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线；

步骤7：在步骤6所制备的源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面形成氧化物包裹层；

步骤8：在步骤7制备的V槽型多晶硅纳米晶阵列硅纳米线的氧化物包裹层上，垂直于V槽型多晶硅纳米晶阵列硅纳米线的延展方向沉积多晶硅栅条，并覆盖所述多个V型凹槽所对应的区域。

从上述技术方案可以看出，本发明杂质原子阵列晶体管及其制备方法至少具有以下有益效果其中之一或其中一部分：