[发明专利]一种高压多次外延型超结MOSFET的结构及制造方法

说明书

本发明属于半导体器件的制造技术领域，涉及一种高压多次外延型超结MOSFET的结构，超结器件单元包括第一导电类型第一外延层及第一导电类型衬底，在第一导电类型第一外延层上设有第一导电类型第二外延层，第一导电类型第二外延层内设有第二导电类型体区，在第二导电类型体区下方设有第二导电类型柱，第二导电类型柱从第二导电类型体区底部穿过第一导电类型第二外延层延伸至第一导电类型第一外延层内，且第二导电类型柱深入到第一导电类型第一外延层内的深度不超过5μm；本发明通过多次外延工艺，生长两种不同电阻率的外延层，通过调整P型柱深入N型第一外延层的深度、调整N型第一外延层和N型第二外延层的电阻率和厚度，可以实现更高的耐压能力。

技术领域

本发明涉及一种超结MOSFET结构及其制作方法，具体是一种高压多次外延型超结MOSFET的结构及制造方法，属于半导体器件的制造技术领域。

背景技术

传统功率MOSFET器件的导通电阻主要由漂移区的长度和掺杂浓度决定，漂移区的长度越小，导通电阻越小，漂移区的掺杂浓度越高，导通电阻越小。然而这两方面的改变会导致器件的击穿电压降低，因此导通电阻和击穿电压是矛盾关系或者折中关系，即导通电阻的降低受击穿电压的限制。

超结结构的出现打破了这种限制。超结结构是由交替排列的P型柱和N型柱代替N型漂移区，器件的耐压主要由P型柱的长度和电荷总量决定，P型柱的长度越大，击穿电压越高，然而工艺能力的限制，超结的P型柱也不能无限长，因此，耐压能力也受到限制，对于超高压功率MOSFET器件，目前难以达到。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种高压多次外延型超结MOSFET的结构及制造方法，通过外延工艺，生长两种不同电阻率的外延层，通过调整P型柱深入N型第一外延层的深度、调整N型第一外延层和N型第二外延层的电阻率和厚度，可以实现更高的耐压能力。

为实现以上技术目的，本发明的技术方案是：一种高压多次外延型超结MOSFET的结构，包括若干个相互并联的超结器件单元，所述超结器件单元包括第一导电类型第一外延层及位于第一导电类型第一外延层下方的第一导电类型衬底，其特征在于，在所述第一导电类型第一外延层上设有多次外延形成的第一导电类型第二外延层，所述第一导电类型第二外延层内设有第二导电类型体区，在所述第二导电类型体区下方设有多次外延第二导电类型柱，所述多次外延第二导电类型柱从第二导电类型体区底部穿过第一导电类型第二外延层延伸至第一导电类型第一外延层内，且多次外延第二导电类型柱深入到第一导电类型第一外延层内的深度不超过5μm。

进一步地，所述第一导电类型第一外延层的电阻率大于第一导电类型第二外延层的电阻率。

进一步地，所述第一导电类型第一外延层的电阻率为1ohm-300ohm，厚度为2μm~700μm。

进一步地，所述第二导电类型体区内设有第一导电类型源区，所述第二导电类型体区上方设有栅氧化层、位于栅氧化层上的导电多晶硅、包围所述栅氧化层、导电多晶硅的绝缘介质层及源极金属，所述源极金属分别与第一导电类型源区、第二导电类型体区接触。

为了进一步地实现以上技术目的，本发明还提出一种高压多次外延型超结MOSFET的结构的制作方法，包括若干个相互并联的超结器件单元，其特征是，所述超结器件单元的制作方法包括如下步骤：

第一步：选取第一导电类型硅衬底，作为第一导电类型衬底，采用外延工艺，在第一导电类型衬底上表面生长一层第一导电类型第一外延层；

第二步：通过第一光刻板的遮挡下，在所述第一导电类型第一外延层表面注入第二导电类型杂质，形成未扩散的第二导电类型层；

第三步：在器件表面继续生长一层薄的第一导电类型第二外延层；通过第一光刻板的遮挡下，在薄的第一导电类型第二外延层的表面注入第二导电类型杂质，形成未扩散的第二导电类型层；