[发明专利]半导体器件

权利要求书

1.一种半导体器件，其特征在于，所述半导体器件包括器件区和终端区，所述终端区围绕所述器件区，所述器件区包括具有第一导电类型的多个肖特基区和具有第二导电类型的多个二极管区，平面视图下所述多个二极管区中的每个二极管区设置成条状并且具有长边和短边，每个二极管区的长边与其他二极管区的长边平行,所述器件区包括中心区域和边缘区域，所述多个二极管区包括第一多个二极管区和第二多个二极管区，所述第一多个二极管区设置在所述中心区域，所述第二多个二极管区设置在所述边缘区域，所述第一多个二极管区中第二导电类型的杂质的平均杂质浓度高于所述第二多个二极管区中第二导电类型的杂质的平均杂质浓度。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一多个二极管区中的每个二极管区包括第二导电类型的势垒区和缓冲区，所述缓冲区包围所述势垒区，并且所述缓冲区的杂质浓度低于所述势垒区的杂质浓度，所述第二多个二极管区中的每个二极管区由第二导电类型的势垒区构成。

3.根据权利要求2所述的半导体器件，其特征在于，所述第二多个二极管区中的每个二极管区的势垒区的杂质浓度与所述第一多个二极管区中的每个二极管区的势垒区的杂质浓度相同。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一多个二极管区和所述第二多个二极管区中的每个二极管区均包括第二导电类型的势垒区和缓冲区，在每个二极管区，缓冲区包围势垒区，所述第一多个二极管区中的每个二极管区中的势垒区是连续的，所述第二多个二极管区中的每个二极管区中的势垒区包括两个或更多个不连续的子势垒区，相邻两个子势垒区被二极管区中的缓冲区隔开。

5.根据权利要求1所述的半导体器件，其特征在于，所述边缘区域包括第一边缘区域和第二边缘区域，所述第一边缘区域中的每个二极管区由第二导电类型的缓冲区构成，所述第二边缘区域中的每个二极管区包括第二导电类型的势垒区和包围势垒区的缓冲区，所述第二边缘区域中的每个二极管区中的势垒区包括两个或更多个不连续的子势垒区，相邻两个子势垒区被二极管区中的缓冲区隔开。

6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述多个二极管区中的每个二极管区的平面视图成条状。

7.一种半导体器件，其特征在于，所述半导体器件包括：

第一导电类型的半导体层，所述半导体层包括碳化硅，并且具有第一面和第二面，所述半导体层包括基底和形成在所述基底上的漂移层；

多个肖特基区，所述多个肖特基区设置在所述漂移层内并且从所述第一面朝向所述基底的方向延伸；

多个二极管区，所述多个二极管区设置在所述漂移层内，所述多个二极管区具有第二导电类型并且从所述第一面朝向所述基底的方向延伸；

第一金属电极，所述第一金属电极设置在所述第一面上，所述第一金属电极与所述多个肖特基区接触形成肖特基接触，并且与所述多个二极管区接触形成低阻接触；以及

第二金属电极，所述第二金属电极与所述第二面形成欧姆接触，

所述半导体器件包括器件区和围绕所述器件区的终端区，所述器件区包括中心区域和边缘区域，所述多个肖特基区和所述多个二极管区设置在所述器件区内，所述多个二极管区中的每个二极管区包括第二导电类型的缓冲区，所述中心区域的每个二极管区中缓冲区的占居率小于所述边缘区域的每个二极管区中缓冲区的占居率。

8.根据权利要求7所述的半导体器件，其特征在于，所述中心区域中的每个二极管区还包括第二导电类型的势垒区，势垒区连续并且被该二极管区中的缓冲区围绕，势垒区的杂质浓度高于缓冲区的杂质浓度。

9.根据权利要求8所述的半导体器件，其特征在于，所述边缘区域包括第一边缘区域和第二边缘区域，所述第一边缘区域中的每个二极管区由缓冲区构成，所述第二边缘区域中的每个二极管区包括第二导电类型的势垒区，势垒区被该二极管区中的缓冲区包围，所述第二边缘区域中的每个二极管区中的势垒区包括两个或更多个不连续的子势垒区，相邻两个子势垒区被二极管区中的缓冲区隔开。