[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种栅极驱动电路，包括N级级联的移位寄存器，其中，N为自然数，每级移位寄存器包括上拉节点、下拉节点、与信号输入端连接的输入电路、初始化电路、复位控制电路、第一控制电路、第二控制电路、输出电路和下拉电路；

所述输入电路包括：第一输入控制子电路和增压子电路；所述第一输入控制子电路与第一时钟信号端、第一节点、第二节点、所述上拉节点连接；所述增压子电路连接在所述第一节点和所述第二节点之间；在所述输入电路中，通过所述信号输入端的电压对所述第一节点的电压进行控制；所述第一输入控制子电路配置为：在所述第一节点的电压的控制下，将所述第一时钟信号端的电压经所述第二节点输出至所述上拉节点，并且，所述第一节点的电压大小，与所述第一时钟信号端的电压在输出至所述上拉节点的过程中的电压损失大小负相关；所述增压子电路配置为：在所述第二节点的电压增大时，提升所述第一节点的电压；

所述初始化电路与初始化信号端、第一电压端、所述上拉节点连接；所述初始化电路配置为在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；

所述复位控制电路与复位信号端、第三时钟信号端、所述下拉节点连接；所述复位控制电路配置为在所述第三时钟信号端的电压的控制下，将所述复位信号端的电压输出至所述下拉节点；

所述第一控制电路与所述下拉节点、所述第一电压端、所述上拉节点连接；所述第一控制电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；

所述第二控制电路与所述上拉节点、所述下拉节点、所述第一电压端连接；所述第二控制电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；

所述输出电路与第二时钟信号端、所述上拉节点、扫描信号输出端、级联信号输出端连接；所述输出电路配置为：在所述上拉节点的电压的控制下，将所述第二时钟信号端的电压输出至所述扫描信号输出端和所述级联信号输出端；

所述下拉电路与所述下拉节点、所述第一电压端、所述扫描信号输出端、所述级联信号输出端连接；所述下拉电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述扫描信号输出端和所述级联信号输出端；

其特征在于，

第一级移位寄存器的信号输入端与第一起始信号端连接；

第二级移位寄存器的信号输入端与另一个起始信号端连接；其中，所述起始信号端与所述另一个起始信号端单独设置；

第i级移位寄存器的信号输入端与第i-2级移位寄存器的级联信号输出端连接；其中，3≤i≤N；i为正整数的变量；

第j级移位寄存器的复位信号端与第j+1级移位寄存器的级联信号输出端连接；其中，1≤j≤N-1；j为正整数的变量；

第N级移位寄存器的复位信号端与所述起始信号端连接，或者与所述另一个起始信号端连接；

第3t+1级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与第一系统时钟信号端、第二系统时钟信号端、第三系统时钟信号端连接；

第3t+2级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与所述第二系统时钟信号端、所述第三系统时钟信号端、所述第一系统时钟信号端连接；

第3t+3级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与所述第三系统时钟信号端、所述第一系统时钟信号端、所述第二系统时钟信号端连接；

其中，3t+3≤N，t为自然数的变量。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

在所述每级移位寄存器中，所述信号输入端直接与所述第一节点连接；

或者，所述输入电路还包括：第二输入控制子电路；

所述第二输入控制子电路与所述信号输入端和所述第一节点连接；所述第二输入控制子电路配置为在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述第一节点。

3.根据权利要求1或2所述的栅极驱动电路，其特征在于，所述每级移位寄存器还包括：输入复位电路；

所述输入复位电路与第二时钟信号端、第一电压端、所述第一节点连接；所述输入复位电路配置为：在所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第一节点。