[发明专利]半导体器件、其制造方法、集成电路及电子设备

权利要求书

1.一种半导体器件，包括：

衬底；

设置于所述衬底上的有源区，所述有源区包括依次叠置在所述衬底上的第一源/漏层、沟道层和第二源/漏层；

环绕所述沟道层的外周形成的栅堆叠，所述栅堆叠包括栅介质层和栅导体层；

环绕所述栅堆叠和所述有源区外周的中间介质层和第二导电层；以及

应力源，设置于所述第二导电层和/或所述中间介质层上，用于向所述半导体器件的沟道施加应力；

其中，所述中间介质层包括负电容介质材料或铁电材料。

2.如权利要求1所述的半导体器件，其中，所述栅堆叠与所述中间介质层之间还包括第一导电层。

3.如权利要求1或2所述的半导体器件，其中，所述第二导电层的尺寸用于确定所述栅导体层和所述第二导电层之间的负电容的数值。

4.如权利要求2所述的半导体器件，其中，所述第一导电层环绕所述有源区和所述栅堆叠的侧面外周形成，所述第一导电层与所述栅堆叠的栅导体层导电连接，所述第一导电层与所述有源区隔离。

5.如权利要求4所述的半导体器件，其中，所述第一导电层与所述栅堆叠的栅导体层形成浮栅。

6.如权利要求5所述的半导体器件，其中，所述第二导电层的尺寸用于确定所述浮栅中存储电荷数目的最大值。

7.如权利要求2所述的半导体器件，其中，所述中间介质层环绕覆盖所述第一导电层，并隔离覆盖所述有源区的顶部。

8.如权利要求1或2所述的半导体器件，其中，所述第二导电层环绕于所述中间介质层的侧面外周，所述第二导电层的高度或面积根据半导体器件的正电容来确定。

9.如权利要求8所述的半导体器件，其中，所述第二导电层的高度或面积根据下述条件确定：Cis＝Cn*Cip/(Cn+Cip)0或-|Cn|*Cip/(-|Cn|+Cip)0，Cn为所述栅导体层和所述第二导电层之间的负电容，Cip为所述沟道层中反型层和所述栅堆叠之间的正电容，Cis为Cn与Cip串联之后的电容。

10.如权利要求9所述的半导体器件，其中，所述半导体器件是逻辑器件；所述中间介质层是负电容介质材料；所述第二导电层的高度或面积还满足下述条件：Cs＝Cis*Cc/(Cis+Cc)＝0或-|Cis|*Cc/(-|Cis|+Cc)＝0,Cc为所述沟道层和所述沟道层中反型层之间的正电容，Cs为Cis与Cc串联之后的电容。

11.如权利要求9所述的半导体器件，其中，所述半导体器件是铁电存储器件，所述中间介质层是铁电材料；所述第二导电层的高度或面积还满足下述条件：Cs＝Cis*Cc/(Cis+Cc)0或-|Cis|*Cc/(-|Cis|+Cc)0,Cc为所述沟道层和所述沟道层中反型层之间的正电容，Cs为Cis与Cc串联之后的电容。

12.如权利要求2所述的半导体器件，其中，所述第一导电层和所述第二导电层的材料包括氮化钛或金属。

13.如权利要求2所述的半导体器件，其中，所述第一导电层的材料至少和组成所述栅堆叠的金属材料之一相同。

14.如权利要求1述的半导体器件，还包括：

介质层，所述介质层包覆所述有源区的侧面和顶部，隔离所述有源区和所述中间介质层。

15.如权利要求14所述的半导体器件，其中，所述栅堆叠延伸到所述介质层的外侧壁上。

16.如权利要求2所述的半导体器件，还包括：

介质层，所述介质层包覆所述有源区的侧面和顶部，隔离所述有源区和所述第一导电层。