[发明专利]半导体器件导通状态下负载短路冲击装置、冲击系统和冲击方法

说明书

本发明公开一种半导体器件导通状态下负载短路冲击装置，该装置包含：与半导体器件的源极和漏极电路连接组成回路的直流电源和负载；栅压提供电路，其电路连接半导体器件栅极和源极，向半导体器件施加栅压，使半导体器件导通；短路机构，其与负载并联连接，常态下电性不导通；短路控制电路，其电路连接短路机构，控制短路机构电性导通使负载短路，实现直流电源施加于半导体器件源极和漏极两端，对半导体器件进行冲击。本发明提供器件导通时负载突然短路的冲击效果，冲击时间和强度可调，实现器件在临界值下进行多次冲击。

技术领域

本发明涉及一种半导体器件测试技术，具体涉及一种半导体器件导通状态下负载短路冲击装置、冲击系统和冲击方法。

背景技术

功率VDMOS器件长期工作于大电流、高电压的严苛工作条件下，对其可靠性、耐冲击性提出了极高的要求。常规可靠性测试方法为对其施加直流应力，进行长期的考核，观察其参数变化。而实际应用中器件损坏往往并非来源于直流应力，而是意外情况下瞬间的高功率冲击导致，其中典型的一种情况为负载短路，导致工作电压全部加载于器件两端。对于此种情况，目前尚无较好的方法考核这种冲击对器件的影响。

发明内容

本发明提供一种半导体导通状态下负载短路的冲击装置，可有效对器件进行反复冲击，考核其退化情况及参数变化，为器件的研发和使用条件设置提供了一个重要的研究平台。

为实现上述目的，本发明提供一种半导体器件导通状态下负载短路冲击装置，其特点是，该装置包含：

与半导体器件的源极和漏极电路连接组成回路的直流电源和负载；

栅压提供电路，其电路连接半导体器件栅极和源极，向半导体器件施加栅压，使半导体器件导通；

短路机构，其与负载并联连接，常态下电性不导通；

短路控制电路，其电路连接短路机构，控制短路机构电性导通使负载短路，实现直流电源施加于半导体器件源极和漏极两端，对半导体器件进行冲击。

上述装置还包含：

保护电路，其电路连接在半导体器件、直流电源和负载组成的回路中，并电路连接栅压提供电路；

保护电路检测半导体器件所在回路电流，当检测到电流达到预设的启动保护阈值电流值，则在保护时间t内将栅压提供电路的栅压降低到0V，关断半导体器件结束冲击；

保护时间t的范围为大于0、小于等于80微秒。

上述短路机构包含：电机控制驱动器、电路连接电机控制驱动器的步进电机、传动连接步进电机的短路触头；

短路触头得一端架设在导轨上并由步进电机带动在导轨上滑动与短路触头另一端碰触或分离。

上述栅压提供电路包含：

DC/DC电路，其输入端接电源输入，输出与电源地隔离的电信号；

稳压电路，其输入端连接DC/DC电路输出的电信号，输出端输出稳定栅源电压。

一种半导体器件导通状态下负载短路冲击系统，其特点是，该系统包含：

若干如上述的半导体器件导通状态下负载短路冲击装置；

主控电路，其分别电路连接若干半导体器件导通状态下负载短路冲击装置，分别驱动若干半导体器件导通状态下负载短路冲击装置对其所接半导体器件进行短路冲击，并在冲击后对半导体器件导通状态下负载短路冲击装置进行复位。

上述主控电路包含：

计算机；

程控交换控制单元，其通信连接计算机和若干半导体器件导通状态下负载短路冲击装置。