[发明专利]动态P2L异步功率损耗降低

说明书

本申请提供动态P2L异步功率损耗降低。公开系统和方法，其包含：在包括控制电路系统和具有多组存储器单元的存储器阵列的存储系统中，例如当从包含异步功率损耗APL的低功率状态恢复操作时，将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中。所述第一组存储器单元可以包含存储器单元的超级块。可以将用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构存储在例如所述第二物理区域的元数据区域中，并且可以将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。

优先权主张

本申请根据35 U.S.C.§119(e)要求2018年5月8日提交的第62/668,733号美国临时专利申请的优先权，所述申请以全文引用的方式并入本文中。

技术领域

本申请大体上涉及一种存储系统。

背景技术

存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维持数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)之类的装置。非易失性存储器可以在未供电时保留所存储数据，并且包含例如闪存、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器之类的装置，电阻可变存储器例如是相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。

主机系统可以包含主机装置，所述主机装置包含主机处理器和支持所述主机处理器的第一数量的主机存储器(例如，主存储器，通常是易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常是非易失性存储器，例如闪存)，其提供额外的存储以保留除主机存储器之外或与主机存储器不同的数据。

例如固态驱动器(SSD)的存储系统可以包含存储器控制器和一或多个存储器装置，包含多个(例如，多个)存储器裸片或逻辑单元(LUN)。在某些实例中，每一存储器裸片可以包含多个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可以包含接口电路系统，其经配置以通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信。存储器控制器可以从主机装置接收与存储器操作或指令相关联的命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、无用单元收集、块注销)等。

软件(例如，程序)、指令、操作系统(OS)和其它数据通常存储在存储系统上并由主存储器存取以供主机处理器使用。主存储器(例如，RAM)通常比存储系统的大多数存储器装置(例如，非易失性的，例如SSD等)更快、更昂贵并且具有不同类型的存储器(例如，易失性)。除了主存储器之外，主机系统可以包含不同形式的易失性存储器，例如一组静态存储器(例如，高速缓存，通常是SRAM)，其通常比主存储器更快，在某些实例中，经配置的操作速度接近或超过主机处理器的速度，但密度更低，成本更高。

发明内容

在一个方面，本申请提供一种系统，其包括：存储系统，其包括控制电路系统和具有多组存储器单元的存储器阵列，其中，当从低功率状态恢复操作时，所述控制电路系统经配置以将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中，并且其中，所述控制电路系统经配置以：存储用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构；以及将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。