[发明专利]一种防止分层窜锡的封装及制造方法

说明书

本申请公开了一种防止分层窜锡的封装，可用于电路封装中，例如晶圆片级芯片规模封装，包括：通过焊点焊接的基板和电路器件，以及填充在二者之间的塑封料，在连接电路器件与基板的任意两个相邻的焊点之间：该电路器件与该塑封料贴合的第一接触面，或者，该基板与该塑封料贴合的第二接触面中的至少一个接触面上设置有突起，该塑封料上设置有与该突起适配的凹槽；本申请还提供一种防止分层窜锡的封装制造方法，用于制造该防止分层窜锡的封装，通过在电子器件和/或基板上设置突起的结构，增大与塑封料的接触面积，降低塑封料与电子器件或基板的接触面在回流焊过程中发生分层的概率，增加窜锡短路的难度，降低短路失效风险。

技术领域

本发明涉及电路封装技术领域，具体涉及一种防止分层窜锡的封装及制造方法。

背景技术

随着5G的到来，手机等便携式电子产品的功能愈发集成，在有限的单板面积上需要添加更多的功能模块。而系统级封装(system in package,SIP)作为小型化发展的一种重要技术手段成为当今解决单板尺寸瓶颈的一个重要发展方向。但是SIP封装内塑封料(epoxy molding compounds,EMC)与基板，或者，塑封料与芯片的聚酰亚胺树脂层(polyimide,PI)之间常常在回流焊的过程中分层，进而导致两侧焊点沿分层界面形成窜锡导通，最终短路失效，这类分层窜锡失效往往难以完全解决，从而成为此类封装板级应用的重要挑战之一。

现有技术中，通过选用与基板或PI层粘结力更强的EMC型号，或高温模量更低的EMC型号来解决上述问题，然而，由于EMC两侧分别为芯片PI层及基板，材料性质不同，如果两侧均发生分层窜锡失效，不能保证一定能选取到与两侧材料粘结力均增加的EMC型号。同时更换EMC型号除影响分层之外，还会涉及整体封装的抗温度冲击能力、湿度应力及温度应力等可靠性，在解决分层问题的同时不能保证其他可靠性阈度不会发生降低。

因此，现有技术中所存在的上述问题还有待于改进。

发明内容

本发明实施例提供一种防止分层窜锡的封装及制造方法，能够通过在电子器件和/或基板上设置突起结构，从而实现增大与塑封料的接触面积，降低塑封料与电子器件或基板间的接触面发生分层的概率，增加窜锡短路的难度，降低短路失效风险。

有鉴于此，本申请第一方面提供一种防止分层窜锡的封装，包括基板、塑封料及电路器件，该塑封料可以是环氧树脂模塑材料(epoxy molding compounds，EMC)，该电路器件可以是芯片、电感或电容，该电路器件通过焊点与该基板连接，该塑封料填充设置在该电路器件与该基板之间，其中，针对连接该电路器件与该基板的任意两个相邻的焊点之间：该电路器件与该塑封料贴合的第一接触面，或者，该基板与该塑封料贴合的第二接触面中的至少一个接触面上设置有突起，该塑封料上设置有与该突起适配的凹槽。

本实施例，该突起方向为朝向塑封料方向的突起，由于塑封料填充设置在电路器件和基板之间，因此，塑封料上对应与每个突起设置有对应的凹槽，从而实现塑封料与电路器件和/或基板的贴合，由此，第一接触面和/或第二接触面由现有技术中的水平面变成了曲折面，从而实现了塑封料与电路器件和/或基板之间更大的接触面积，同时，延长了两个相邻焊点间的界面路径；一方面，塑封料与电路器件和/或基板之间更大的接触面积将第一接触面和/或第二接触面的剥离应力由单纯的垂直应力变为水平方向的应力，提高了分层的难度，从而降低分层发生的可能性；另一方面，两个相邻焊点间界面路径的延长，即使发生了分层，相邻两个融化的焊点形成的锡液需要经过更长得到路径才能导通成为锡桥，因而也降低了窜锡发生的可能性。

结合上述第一方面，在第一种可能的实现方式中，该第一接触面包括一体化设置的第一贴合层和第一突起层，该第一接触面可以是聚酰亚胺树脂层或陶瓷层，该第一突起层包括至少一个第一突起，其中，该第一贴合层的一侧与该电路器件贴合，该第一贴合层的另一侧设置有该第一突起层，该第一突起层的该至少一个第一突起与设置在该塑封料上的至少一个第一凹槽一一对应且相互适配，以实现该第一接触面与该塑封料的贴合。