[发明专利]硬件加解密系统及方法

权利要求书

1.一种硬件加解密系统，其特征在于，包括：集成在加解密芯片中的接收缓冲模块、分配模块、算法池、收集模块、中间缓冲模块以及发送缓冲模块；其中，

所述接收缓冲模块，用于接收来自外部的数据包并进行缓存处理；

所述算法池，包括多个算法单元，每个算法单元能够对数据包进行一次独立的算法处理；

所述分配模块，电性连接于所述接收缓冲模块和所述中间缓冲模块，用于根据预定的规则将所述接收缓冲模块和所述中间缓冲模块的数据包分配给算法池相应的算法单元；

所述收集模块，用于收集所述算法池中每个算法单元处理过的数据包，并根据预定的规则将各个数据包分流处理；

所述中间缓冲模块，电性连接于所述收集模块，用于接收由所述收集模块分流的未全部处理完成加解密的数据包并进行缓存处理，以供所述分配模块调用，并再次分配给算法池相应的算法单元处理；

所述发送缓冲模块，电性连接于所述收集模块，用于接收由所述收集模块分流的已全部处理完成加解密的数据包并进行缓存处理，以待外部设备读取。

2.根据权利要求1所述的硬件加解密系统，其特征在于，所述加解密芯片为FPGA芯片或ASIC芯片。

3.根据权利要求1所述的硬件加解密系统，其特征在于，还包括：输入设备和输出设备；所述输入设备电性连接于所述加解密芯片，用于向所述加解密芯片提供数据包并对所述数据包进行编号处理；所述输出设备电性连接于所述加解密芯片，用于接收经由所述加解密芯片已全部处理完成加解密的数据包并依据数据包的编号进行存储，以便于外部设备进行读取操作。

4.根据权利要求1所述的硬件加解密系统，其特征在于，所述算法池包含M个第一算法单元和N个第二算法单元，所述第一算法单元采用消息摘要算法实现对数据包的数字签名及验证、消息认证码生成及验证；所述第二算法单元采用对称密码算法对数据包进行加解密处理。

5.根据权利要求4所述的硬件加解密系统，其特征在于，每个算法单元包括前缓存区、算法区以及后缓存区；

所述前缓存区位于所述算法区的前端，其用于对流入的数据包进行预存，以对所述算法区进行不间断的供应数据包；

所述算法区内设有对称密码算法或消息摘要算法，以对数据包进行算法处理；

所述后缓存区位于所述算法区的后端，其用于对所述算法区处理过的数据包进行暂存，以备所述收集模块获取。

6.根据权利要求1所述的硬件加解密系统，其特征在于，预设所述算法池能够承纳的最大数据包量为K，所述分配模块监控流入所述加解密芯片与流出所述加解密芯片的数据包量的差值X，若X等于K时，则所述分配模块停止接收来自所述接收缓冲模块的数据包，待X小于K时，则所述分配模块开放接收来自所述接收缓冲模块的数据包。

7.一种应用权利要求1-6任意一项所述硬件加解密系统的加解密方法，所述硬件加解密系统包括集成在加解密芯片中的接收缓冲模块、分配模块、算法池、收集模块、中间缓冲模块以及发送缓冲模块，其特征在于，所述加解密方法包括：

接收缓冲模块接收到待加解密数据包并进行缓存处理；

分配模块从所述接收缓冲模块读取所述待加解密数据包，并根据预定的规则分配给算法池相应的算法单元；

所述算法池相应的算法单元对所述待加解密数据包进行一次算法处理；

收集模块接收来自所述算法池相应的算法单元加解密处理过的数据包，若所述数据包未全部处理完成加解密处理，则所述数据包被分流至中间缓冲模块，以待下一次算法池的算法处理；若所述数据包已全部处理完成加解密处理，则所述数据包将被分流至发送缓冲模块，以待外部设备读取。