[发明专利]一种数据译码的方法以及装置

说明书

本申请提供了一种数据译码的方法以及装置，用于通过对LLR序列进行扰动处理的方式，降低译码复杂度、降低译码时延，并且提高译码的准确性。该方法包括：获取传输数据对应的第一对数似然比LLR序列；对所述第一LLR序列中的一个或多个LLR进行扰动处理，得到一组或多组第二LLR序列；对所述一组或多组第二LLR序列进行译码，得到校验成功的第一译码数据。

技术领域

本申请涉及通信领域，尤其涉及一种数据译码的方法以及装置。

背景技术

在各种通信系统中，发送设备与接收设备之间传输数据时，通常需要对发送数据进行编码。低密度奇偶校验码(low density parity check code，LDPC)是一种线性分组码，可以由校验矩阵唯一确定，也可以由校验矩阵对应的Tanner图唯一确定。LDPC码可以用于通信系统进行编码。例如在第五代移动通信技术(5th-Generation，5G)系统中，可以利用LDPC码对数据进行编码。

因此，接收设备在接收到传输的数据之后，需要对该数据进行LDPC译码。在现有方案中，在前一次置信度传播(belief propagation，BP)算法译码失败之后，将不满足校验方程的变量节点(variable node，VN)确定出来，组成VN集合，然后从VN集合中选出部分VN，将该部分VN对应的原始信道的对数似然比(log-likelihood ratio，LLR)的值进行饱和处理，饱和至正最大以及负最大，然后将LLR饱和处理后生成的序列输入译码器进行译码，并重复以上步骤，直到满足预设条件，即输出合法码字。并且从输出的合法码字中确定一组作为最终的译码数据。

然而，现有方案中，译码过程为串行过程，即在上一次译码完成之后，再进行下一级的译码过程，并且，每一级译码都需要对下一级的VN进行选择，复杂度较高，且时延较大。

发明内容

本申请提供了一种数据译码的方法以及装置，用于通过对LLR序列进行扰动处理的方式，降低译码复杂度、降低译码时延，并且提高译码的准确性。

有鉴于此，本申请第一方面提供一种数据译码的方法，包括：

获取传输数据；根据传输数据确定第一对数似然比LLR序列；对第一LLR序列中的一个或多个LLR进行扰动处理，得到一组或多组第二LLR序列；对一组或多组第二LLR序列进行译码，得到第一译码数据。在本申请实施例中，对第一LLR序列中的一个或多个第一LLR进行扰动处理，得到一组或多组第二LLR序列，然后对该一组或多组第二LLR序列进行译码，得到第一译码数据。因此，对第一LLR序列中的一个或多个LLR进行扰动处理，即可得到新的LLR序列，即第二LLR序列，然后使用新的LLR序列进行译码，提高了得到译码成功的译码数据的准确率。并且对于得到的多组新的第二LLR序列，可以实现并行译码，且可以降低LDPC译码的复杂度以及时延，提高译码效率。

可选地，在一些可能的实施方式中，对一组或多组第二LLR序列进行译码，得到第一译码数据，可以包括：

对其中一组第二LLR序列进行LDPC迭代译码；若一组第二LLR序列的译码数据校验成功，则将第二LLR序列的译码数据作为第一译码数据。在本申请实施例中，可以对第二LLR序列进行LDPC迭代译码，若其中一组第二LLR序列的LDPC迭代译码得到的译码数据校验成功，则可以将组第二LLR序列的译码数据作为第一译码数据。因此，可以使用对第一LLR序列进行扰动处理之后得到的第二LLR序列进行LDPC迭代译码，以得到校验成功的译码数据。

可选地，在一些可能的实施方式中，对一组或多组第二LLR序列进行译码，得到第一译码数据，可以包括：

对一组或多组第二LLR序列中的各组第二LLR序列分别进行LDPC迭代译码，得到一组或多组校验成功的译码数据；根据预置规则从一组或多组校验成功的译码数据中确定一组译码数据作为第一译码数据。