[发明专利]一种通用循环冗余校验电路IP核实现方法及系统

说明书

本发明公开了一种通用循环冗余校验电路IP核的实现方法及系统，所述方法包括；根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。本发明的优点是：实现简单，通过处理器在线配置参数对数据进行循环冗余校验，简单灵活，在不改变硬件的基础上能够快速生成所需校验码，并能适应两种常用循环冗余校验电路形式，避免重复设计，节省设计成本；同时相比于软件循环冗余校验显著提升校验效率。

技术领域

本发明属于循环冗余校验电路领域，特别涉及一种通用循环冗余校验电路IP核的实现方法及系统。

背景技术

在数据存储和数据通讯领域，为了保证数据正确，需采用检错手段，其中，循环冗余码(CRC码)是最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。根据应用环境不同，CRC码分为以下几种标准：CRC_12码，CRC_16码，CRC-32码等。另外在特殊领域，也可制定其他码长的CRC标准。

在实际应用中，数据存储和通讯系统存在不同标准、不同形式、不同生成多项式的CRC码。设计人员如果对每一种标准进行设计、验证，将会浪费大量的时间和精力。特别是在ASIC、SOC芯片设计或FPGA相关设计中，如果针对特定的CRC标准和生成多项式设计后，电路结构固定，使用局限性很大。

发明内容

本发明的目的在于提供一种通用循环冗余校验电路IP核的设计实现方法，解决在数据存储和通讯领域不同校验需求下循环冗余校验电路需要重复设计的问题。

有鉴于此，本发明提供的技术方案是：一种通用循环冗余校验电路IP核实现方法，其特征在于，包括：

根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；

根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。

进一步地，还包括：根据应用需求在线对所述循环冗余校验电路通路进行实时更改的步骤。

进一步地，所述配置的信息包括：根据选择循环冗余校验电路形式配置相应校验码长度、生成多项式、移位寄存器初始值。

进一步地，还包括：配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序。

进一步地，根据所述配置的信息确定循环冗余校验电路通路包括：按照所配置的信息开始对输入数据进行校验码计算。

进一步地，还包括：计算结束时按配置的输出顺序输出校验码，并发出计算完成中断。

进一步地，所述系统的校验需求包括：对不同来源的数据进行不同形式的循环冗余校验需求。

本发明的另一目的在于提供一种通用循环冗余校验电路IP核实现系统，其特征在于，包括：

计数模块，用于根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；

移位寄存模块，用于根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。

进一步地，所述循环冗余校验电路形式为：移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位。

进一步地，所述循环冗余校验电路形式为：移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位。

本发明实现了以下显著的有益效果：