[发明专利]电压调节器

说明书

本发明提供电压调节器。该电压调节器具有：过冲检测电路，其根据输出电压，对过冲进行检测；过冲抑制电路，其根据过冲检测电路的检测信号，控制输出晶体管的栅极电压；状态监视电路，其监视电压调节器的状态；定时器电路，其接收状态监视电路的信号，使过冲检测电路进行规定的时间的动作；以及定时器断开电路，其响应于检测出过冲而缩短定时器电路进行计数的时间。

技术领域

本发明涉及电压调节器。

背景技术

一般而言，电压调节器具备抑制输出电压的过冲的过冲抑制电路，以保护与输出端子连接的负载电路。图3是示出具有专利文献1所记载的现有的过冲抑制电路的电压调节器的电路图。

现有的电压调节器由输出晶体管5、误差放大电路6、分压电阻电路7、基准电压电路8、比较电路11、偏置电路12、310、312、PMOS晶体管311、315、NMOS晶体管313、316、接地端子1、电源端子2和输出端子3构成。

现有的电压调节器由PMOS晶体管311、315、NMOS晶体管313、316、比较电路11、偏置电路12、312构成过冲抑制电路。

现有的电压调节器将比较电路11的偏置电路12的电流设定为较小，以实现低消耗电流，因此，过冲抑制电路的响应速度较慢。因此，在由作为输出电流检测晶体管的PMOS晶体管315检测出流过输出晶体管的电流增多时，通过追加偏置电路312的电流，提高过冲抑制电路的响应速度。

专利文献1：日本特开2014-67394号公报

但是，当减小误差放大电路6的偏置电路310的电流，以实现低消耗化时，现有的电压调节器有可能由于某一条件的电源电压的变动，导致输出端子3产生过冲。

当从电源电压VDD较低且电压调节器处于非调节状态起电源电压VDD逐渐增加的情况下，PMOS晶体管315的漏极电流开始减少，因此，比较电路11的响应速度变慢。在这样的条件下，当电源电压VDD升高时，输出端子3产生过大的过冲。此外，在施加了足够高于期望的输出电压Vout的电源电压VDD的调节状态下的电源变动时、虽然图3中未图示但利用输入到导通断开控制端子的外部信号将电压调节器接通时等，输出端子3产生过大的过冲。

发明内容

本发明是鉴于上述课题而提出的，其目的在于提供一种能够在低消耗电流的同时有效地抑制输出电压的过冲的电压调节器。

本发明的实施例的电压调节器具有误差放大器，该误差放大器控制输出晶体管，以使基于输出电压的反馈电压与基准电压一致，该电压调节器的特征在于，其具有：过冲检测电路，其根据所述输出电压，对过冲进行检测；过冲抑制电路，其根据所述过冲检测电路的检测信号，控制所述输出晶体管的栅极电压；状态监视电路，其监视所述电压调节器的状态；定时器电路，其接收所述状态监视电路的信号，使所述过冲检测电路进行规定的时间的动作；以及定时器断开电路，其响应于检测出过冲而缩短所述定时器电路进行计数的所述规定的时间。

根据本发明的电压调节器，由于具有状态监视电路、定时器电路和定时器断开电路，因此，能够在低消耗电流的同时有效地抑制输出电压的过冲。

附图说明

图1是示出本发明的实施方式的电压调节器的电路图。

图2是示出本实施方式的电压调节器的状态监视电路的一例的电路图。

图3是示出现有(Prior Art)的电压调节器的电路图。

标号说明

1：接地端子；2：电源端子；3：输出端子；4：控制端子；6：误差放大电路；7：分压电阻电路；10：过冲检测电路；11：比较电路；20：状态监视电路；30：定时器电路；40：过冲抑制电路；50：定时器断开电路；210：非调节检测电路；211：放大器；220：电源变动检测电路；230：输入检测电路。

具体实施方式