[发明专利]用于锁相环的电荷泵电路

说明书

一种锁相环包括鉴频鉴相器(PFD)，该鉴频鉴相器比较输入信号和反馈信号的相位并且从其生成多个控制信号。与该PFD串联的衰减电路包括在压控振荡器(VCO)控制节点与地之间的滤波器。放大器被耦接至该VCO控制节点。阻抗网络被耦接至该VCO控制节点并且具有阻抗元件，该阻抗元件被耦接至第一电流源，使得当多个控制信号指示该输入信号的相位超前于该反馈信号的相位时在该VCO控制节点处的电压增加，并且该阻抗元件被耦接至第二电流源，使得当多个控制信号指示滞后相位时在该VCO控制节点处的电压减小。VCO被耦接至该VCO控制节点以生成输出信号，其中该输出信号的相位匹配该输入信号的相位。该反馈信号是基于该输出信号的。

本申请是国家申请号为201511023348.3、申请日为2015年12月30日、发明名称为“用于锁相环的电荷泵电路”的专利申请的分案申请。

技术领域

本披露涉及锁相环的领域，并且更具体地涉及用于锁相环的电荷泵电路。

背景技术

锁相环(PLL)是生成输出信号的控制系统，该控制信号的相位与输入信号的相位相关。典型的锁相环包括变频振荡器和相位检测器。振荡器生成周期性信号。相位检测器比较输入信号的相位与周期性信号的相位并且生成多个控制信号，这些控制信号调整振荡器以使这些相位保持匹配。

将输入相位和输出相位保持锁定还意味着使输入频率和输出频率保持相同。因此，除同步多个信号之间的相位之外，锁相环可以追踪输入频率，或者它可以生成是输入频率的倍数的频率。

这种锁相环在无线电、电信、计算机和其他电子应用中被广泛采用。它们可以用于：解调信号、从噪声通信信道恢复信号、生成为输入频率(频率合成)的倍数的稳定频率或者在例如微处理器的数字逻辑电路中分布精确定时的时钟脉冲。由于单个集成电路可以提供完整的锁相环构建块，锁相环被广泛地用于从赫兹的一小部分到数千兆赫兹的输出频率的现代电子装置中。

在某些情况下，可以在宽的频率频带上运行的锁相环是令人期望的。为了产生这种宽频带锁相环，在锁相环中典型地采用电荷泵电路以生成被发送至振荡器的控制信号。然而，这种电荷泵电路可能是有噪声的，导致不令人期望的带内噪声的量。

因此，具有新的电荷泵电路的新的锁相环设计是令人期望的。

发明内容

提供本概述以引入在以下详细描述中进一步描述的一系列概念。本概述并不旨在标识所要求保护的主题的关键或必要特征，也不旨在用于帮助限制所要求保护的主题的范围。

一种锁相环包括鉴频鉴相器(PFD)，该鉴频鉴相器被配置为用于比较输入信号和反馈信号的相位并且从其生成多个控制信号。衰减电路与该PFD串联耦接并且包括第一电流源和第二电流源以及被耦接在压控振荡器(VCO)控制节点与接地节点之间的环路滤波器。放大器具有耦接至该VCO控制节点的输入端。阻抗网络被耦接至该VCO控制节点并且包括至少一个阻抗元件，该至少一个阻抗元件被配置为用于：耦接至该第一电流源从而基于这些控制信号指示该输入信号的相位超前于该反馈信号的相位使得在该VCO控制节点处的电压增加，并且耦接至该第二电流源从而基于这些控制信号指示该反馈信号的相位超前于该输入信号的相位使得在该VCO控制节点处的电压减小。VCO被耦接至该VCO控制节点并且基于在该VCO控制节点处的信号来生成输出信号，其中该输出信号的相位匹配该输入信号的相位。该反馈信号是基于该输出信号的。