[发明专利]一种多通道应变信号同步采集系统与方法在审

专利信息
申请号: 201910398189.7 申请日: 2019-05-14
公开(公告)号: CN110032126A 公开(公告)日: 2019-07-19
发明(设计)人: 童子权;杨青云;任丽军;纪铁军;单冬梅;余皓明 申请(专利权)人: 哈尔滨理工大学
主分类号: G05B19/042 分类号: G05B19/042
代理公司: 哈尔滨市伟晨专利代理事务所(普通合伙) 23209 代理人: 韩立岩
地址: 150080 黑龙*** 国省代码: 黑龙江;23
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 驱动电路 应变信号 多通道 抗混叠滤波电路 同步采集电路 同步采集系统 微处理器系统 比例变换 电压基准 放大电路 设置模块 应变电桥 电路 程控 模拟信号转换 模数转换芯片 转换数据存储 测量领域 传输电路 电气隔离 电子技术 放大滤波 隔离模块 数字隔离 数字信号 同步转换 模数 构架 传输 驱动 节约
【权利要求书】:

1.一种多通道应变信号同步采集系统,其特征在于,包括电压基准比例变换电路,程控设置模块,驱动电路,惠斯通应变电桥,放大电路,抗混叠滤波电路,A/D同步采集电路,隔离模块和微处理器系统;

电压基准比例变换电路的电压通过程控设置模块提供给驱动电路,驱动电路驱动惠斯通应变电桥将应变信号通过放大电路和抗混叠滤波电路进行放大滤波,再通过A/D同步采集电路和数字隔离将模拟信号转换为数字信号,最后通过SPI接口传输给微处理器系统进行处理。

2.根据权利要求1所述的一种多通道应变信号同步采集系统,其特征在于,所述电压基准比例变换电路包括电压基准,降噪滤波电路和逻辑电路;

所述电压基准采用ADR02、ADR4550、REF5050或其他兼容基准芯片;

所述降噪滤波电路通过对电压基准进行降噪滤波,输出5V基准电压;

所述逻辑电路包括U3芯片、U4芯片、U5芯片和3×8电阻网络;所述U3芯片、U4芯片和U5芯片均为运算放大器芯片,选用OPA2277、AD706或其他性能相近的精密双运放芯片,U3芯片-B的同相输入端连接降噪滤波电路的输出端,U3芯片-B的反相输入端定义为VP4,连接U3芯片-B的输出端,U3芯片-B的输出端连接电阻网络第一列的左侧;U3芯片-A的同相输入端接地,U3芯片-A的反相输入端连接电阻网络第四列和第五列交界,U3芯片-A的输出端定义为VN4,连接电阻网络第八列的右侧;U4芯片-A的同相输入端连接电阻网络第三列和第四列交界,U4芯片-A的反相输入端连接U4芯片-A的输出端,定义为VP1;U4芯片-B的同相输入端连接电阻网络第二列和第三列交界,U4芯片-B的反相输入端连接U4芯片-B的输出端,定义为VP2;U5芯片-A的同相输入端连接电阻网络第六列和第七列交界,U5芯片-A的反相输入端连接U5芯片-A的输出端,定义为VN2;U5芯片-B的同相输入端连接电阻网络第五列和第六列交界,U5芯片-B的反相输入端连接U5芯片-B的输出端,定义为VN1。

3.根据权利要求1所述的一种多通道应变信号同步采集系统,其特征在于,所述驱动电路和惠斯通应变电桥构成惠斯通应变电桥驱动电路,如下:

包括双四选一模拟开关U1i芯片,所述U1i芯片的X0端口连接AGND,X1端口连接VP1,X2端口连接VP2,X3端口连接VP4,Y0端口连接AGND,Y1端口连接VN1,Y2端口连接VN2,Y3端口连接VN4,X端口连接U2i芯片-A的同相输入端,Y端口连接U2i芯片-B的同相输入端,A端口定义为SETAi,B端口定义为SETBi,所述A端口和B端口均连接微处理器系统;所述双四选一模拟开关U1i芯片为74HC4052、ADG659或ADG409,所述U2i芯片为运算放大器芯片,选用OPA2277、AD706或其他性能相近的精密双运放芯片;

所述U2i芯片-A的反相输入端定义为SNi+,输出端通过电阻连接第一三极管的基极,第一三极管的集电极通过电阻连接+9V电源,第一三极管的发射极定义为EXi+,与SNi+连接;U2i芯片-B的反相输入端定义为SNi-,输出端通过电阻连接第二三极管的基极,第二三极管的集电极通过电阻连接-9V电源,第二三极管的发射极定义为EXi-,与SNi-连接;

所述U2i芯片为运算放大器芯片,U2i芯片-A和U2i芯片-B分别接成电压跟随器;

所述惠斯通应变电桥由四个电阻构成,其中一个对角线分别定义为AIi+和AIi-,另一个对角线分别定义为SNi+和SNi-。

4.根据权利要求1所述的一种多通道应变信号同步采集系统,其特征在于,所述放大电路包括Ui3芯片,所述Ui3芯片为零漂移运算放大器芯片,采用OPA2187、ADA4522-2或其他性能相近的零漂移双运放芯片;

Ui3芯片-A的同相输入端定义为AIi+,Ui3芯片-A的反相输入端定义为VOPi,通过四个电阻串联构成的电阻网络Ri1连接Ui3芯片-A的输出端;

Ui3芯片-B的同相输入端定义为AIi-,Ui3芯片-B的反相输入端定义为VONi,通过四个电阻串联构成的电阻网络Ri2连接Ui3芯片-B的输出端;

Ui3芯片-A的反相输入端和Ui3芯片-B的反相输入端之间通过四个电阻并联构成的电阻网络Ri3连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨理工大学,未经哈尔滨理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910398189.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top