[发明专利]错误校正电路及其操作方法

说明书

本发明公开了使用迭代解码方案进行错误校正解码的装置、系统和方法。错误校正电路包括：节点处理器，使用分别分配到一个或多个变量节点的初始值来执行多次迭代以更新一个或多个变量节点以及一个或多个校验节点的值；捕获集检测器，通过应用预定的捕获集确定策略检测多次迭代中的至少一次中的捕获集；以及后处理器，在检测到捕获集时，对应于检测到捕获集的迭代，减小初始值中的至少一个或者反转变量节点的值中的至少一个。

相关申请的交叉引用

本申请要求于2018年9月20日提交的申请号为10-2018-0113292的韩国专利申请的优先权，该韩国专利申请的全部内容通过引用并入本文以用于所有目的。

技术领域

本申请中公开的技术和实施方案通常涉及一种错误校正电路及其操作方法。

背景技术

存储器系统可包括将存储器装置上的数据临时或持久地存储在其中的存储介质。为了控制可能由于相邻存储器单元之间的干扰或在写入、读取、传输或处理期间出现的任何数据损坏而出现的数据错误，存储器系统可使用诸如错误校正编码和解码的错误校正技术来确保数据可靠性。错误校正技术可以硬件和/或软件的形式实施。例如，用于错误校正的电路可使用错误校正码在存储器系统中执行编码和解码。

低密度奇偶校验(LDPC)码具有超越其它常规错误校正码技术的性能，并且已被广泛用于通信和其它系统。通过LDPC码的迭代解码方案，LDPC编码可随代码长度的增加而提高错误校正性能(例如，每个位的错误校正能力)，而不会增加每个位的计算复杂度。

发明内容

本申请中公开的技术可在各个实施例中实施以提供错误校正电路，除了其它特征和优点之外，该错误校正电路能够在迭代解码期间检测到捕获集(trapping set)时解决由于捕获集而出现的问题。

所公开技术的实施例可提供一种错误校正电路，以使用迭代解码方案执行错误校正解码，该错误校正电路可包括：节点处理器，使用分别分配到一个或多个变量节点的初始值执行多次迭代来更新一个或多个变量节点以及一个或多个校验节点的值；捕获集检测器，通过应用预定的捕获集确定策略来检测多次迭代中的至少一次中的捕获集；以及后处理器，在检测到捕获集时，对应于检测到捕获集的迭代，减小初始值中的至少一个或者反转变量节点的值中的至少一个。

所公开技术的实施例可提供一种错误校正电路的操作方法，该错误校正电路使用迭代解码方案执行错误校正解码。该操作方法可包括：使用分别分配到多个变量节点的初始值来执行多次迭代以更新一个或多个变量节点以及一个或多个校验节点的值；通过应用预定的捕获集确定策略检测多次迭代中的至少一次中的捕获集；以及在检测到捕获集时，对应于检测到捕获集的迭代，减小初始值中的至少一个或者反转变量节点的值中的至少一个。

附图说明

图1是示出基于所公开技术的一些实施例的错误校正解码方法的示图。

图2是示出基于所公开技术的实施例的错误校正电路的示例的示图。

图3是示出奇偶校验矩阵的示例的示图。

图4是图3的奇偶校验矩阵的Tanner图。

图5是示出使用图3的奇偶校验矩阵计算的校正子向量的示例的示图。

图6是示出在软判决解码期间使用g个读取值的初始值生成进程的示例的示图。

图7是示出查找表的示例的示图。

图8是示出图2中示出的错误校正电路的操作方法的示例的流程图。

图9是示出基于所公开技术的实施例的初始值校正进程的示例的流程图。

图10是示出基于所公开技术的实施例的初始值校正方法的示例的示图。