[发明专利]半导体器件和制造半导体器件的方法

说明书

本公开的实施例涉及半导体器件和制造半导体器件的方法。首先，包括绝缘膜的堆叠膜的偏移间隔物形成在半导体层的上表面、栅电极的侧表面和盖膜的侧表面上。接下来，绝缘膜的部分被去除以暴露半导体层的上表面。接下来，在栅电极的侧表面被绝缘膜覆盖的状态下，外延层形成在半导体层的暴露的上表面上。此时，在偏移间隔物当中，作为氮化硅膜的绝缘膜形成在最接近栅电极的位置，并且绝缘膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。

相关申请的交叉引用

包括说明书、附图和摘要的于2018年5月30日申请的日本专利申请No.2018-103542所公开的内容以引用的方式全部并入本文。

技术领域

本发明涉及一种半导体器件及其制造方法，并且例如，涉及一种适用于使用SOI衬底的半导体器件的技术。

背景技术

作为低功耗的半导体器件，存在一种在具有半导体衬底、形成在半导体衬底上的绝缘层和形成在绝缘层上的硅层的SOI(绝缘体上硅，Silicon On Insulator)衬底上形成MISFET(金属绝缘体半导体场效应晶体管)的技术。为了在诸如扩展区等杂质区形成在SOI衬底的硅层中时调整扩展区的宽度，存在一种在栅电极的侧壁上形成被称为偏移间隔物(offset spacer)的绝缘膜的技术。

日本专利申请公开No.2010-171086公开了一种技术，在该技术中，氮化硅膜被形成为第一层偏移间隔物并且氧化硅膜被形成为栅电极的侧壁上的第二层偏移间隔物。

日本专利申请公开No.2007-536734公开了一种技术，在该技术中，氧化硅膜作为第一层偏移间隔物形成在SOI衬底上的栅电极的侧壁上，氮化硅膜作为第二层偏移间隔物形成，氧化硅膜作为第三层偏移间隔物形成，并且然后外延层形成在半导体层上。

发明内容

例如，当如日本专利公开No.2007-536734所描述的外延层形成在硅层上时，如果包括半导体层的栅电极被暴露，则外延层可能从栅电极异常生长。在这种情况下，存在MISFET特性可能随连接至外延层的插头波动或泄露的担忧。

其它目的和新颖特征通过说明书和附图将变得显而易见。

本申请所公开的实施例中的典型实施例将简要地描述如下。

根据实施例，制造半导体器件的方法包括以下步骤：(a)在第一半导体层上形成栅电极和盖膜，栅电极具有第二半导体层，并且盖膜形成在栅电极上；以及(b)在第一半导体层的上表面、栅电极的侧表面和盖膜的侧表面中的每个表面上形成由层压膜组成的偏移间隔物，层压膜由包括第一氮化硅膜和第一氧化硅膜的三个或更多个层组成。方法进一步包括以下步骤：(c)通过去除偏移间隔物的部分来暴露第一半导体层的上表面；以及(d)在步骤(c)之后，在栅电极的上表面被盖膜覆盖并且栅电极的侧表面被偏移间隔物覆盖的状态下，通过外延生长方法，在第一半导体层的从偏移间隔物暴露的上表面上形成第三半导体层。此时，层压膜的最接近于层压膜中的栅电极的膜是第一氮化硅膜。同样，在步骤(d)中，第一氮化硅膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。

根据实施例，半导体器件的可靠性可以提高。

附图说明

图1是图示了根据实施例的制造半导体器件的过程的横截面图。

图2是图示了在图1之后的制造过程的横截面图。

图3是图示了在图2之后的制造过程的横截面图。

图4是图示了在图3之后的制造过程的横截面图。

图5是图示了在图4之后的制造过程的横截面图。

图6是图示了在图5之后的制造过程的横截面图。